Conception d’un outil de génération automatique de code optimal pour processeur généraliste et processeur logiciel avec accélérateurs matériels et FPU SIMD sur FPGA.
Enseignement à l’IUT d’Orsay. Intervenant en travaux dirigés et travaux pratiques d’architectures de machines, systèmes Linux et réseaux TCP/IP.
