Menu

Thibaud SPITZBARTH

PARIS

En résumé

Ingénieur généraliste ESME Sudria, j’ai commencé ma carrière en microélectronique à Milan en 1999. J’ai développé mon expérience en R&D pendant plus de dix ans, dans différents sites du groupe STMicroelectronics avant de profiter d’un plan de départ volontaire en 2010-2011.
J’ai alors décidé d’étudier certains aspects environnementaux en suivant le MBA Marketing et développement durable pour changer de métier et exploiter mon expérience technique et humaine autrement.
Je vous apporte mon expérience de conception dans le domaine du semiconducteur en conciliant R&D et développement durable.

Mes compétences :
Electricité
Electronique
Energie
Énergies renouvelables
EnR
Environnement
Environnement Durable
Éolien
Microélectronique

Entreprises

  • Contractant JPSI pour l'Agence Spatiale Européenne - Analyse stratégique et modélisation du marché des lanceurs européens

    2012 - maintenant
  • Agence Spatiale Europeenne (ESA) - Etude d'impact environnemental de l’électronique embarquée - Launchers directorate

    2011 - 2012 Au sein de la Direction des lanceurs, je participe à l'étude d'impact des différents lanceurs avec un focus particulier sur les dispositifs électroniques embarqués dans le cadre de mon stage de master marketing et environnement durable.
  • STERICSSON, Paris, France - IP object leader

    2008 - 2011 IP leader : responsable IP pour circuit digital modem Long Term Evolution en 40 nm
    IP leader : responsable IP pour circuit digital modem 3.5G en 45nm

    • Selection des IP selon cahier des charges client (DRS) et rédaction du document d’acceptation (SOW)

    • Planification des IP rtl ou Hard Macro (liées au process) à développer, facilitateur de la réutilisation des blocs

    • Suivi des fournisseurs IP : CHINE, FINLANDE, FRANCE, ITALIE, INDE, MAROC, SUEDE et USA

    • Garant de la qualité des livrables vis à vis du circuit ASIC, suivi des incidents

    • Support aux équipes intégration et vérification, leader fonctionnel de l’équipe IP (15p.) pour le projet
  • STMICROELECTRONICS, Paris, France - IP object leader & IP coordinator

    2005 - 2008 IP leader : responsable IP pour circuits digitaux bande de base 3G/EDGE 90nm & 3.5G en 65nm
    Coordinateur Hard Macro (IP liées au process)

    • Analyse des contraintes (process & SOC specifiques) et définition du plan de portage sur silicium

    • Support à l’équipe Back End d’implémentation physique: étude de solutions rapides en cas de nécessité

    • Développement de filtres/outils d’assurance qualité, partage d’expertise au sein de l’équipe

    • Négociation des fonctionnalités à implémenter et du planning avec les fournisseurs: INDE, ITALIE & FRANCE
  • STMICROELECTRONICS, Grenoble & Crolles, France - IP packaging engineer

    2001 - 2005 IP packaging Engineer, intégration automatisée des Hard Macro dans le flow digital

    Au sein de ST TR&D
    • Scripting des outils de génération automatisée des modèles et documentation de la syntaxe du langage

    • Support aux équipes design (Grenoble High Speed Links team) : méthodologie et modélisation des macro

    • Génération des bases de données IP mixtes et support au client: CANADA, ITALIE & FRANCE; assurance qualité

    • Administration d’outil de gestion de configuration en multi site (Synchronicity)
  • STMICROELECTRONICS, Rousset, France - SMARTJ trainee

    1999 - 1999 Stage de fin d’étude: portage de la puce SMARTJ sur FPGA, développement d’un émulateur
  • STMICROELECTRONICS (ALTEN contracting), Castelletto (MI), Italy - ARM cores database administration and support

    1999 - 2001 Administration de la base de données des coeurs ARMLTD et support

    • Interface entre ARMLTD (Design source), ST TR&D (signoff-packaging) et les intégrateurs

    • Support Front End

    • Mise en place d’une gestion de configuration sur la base de données

Formations

Réseau