PARIS2012 - 2012-Etude du portage d’une bibliothèque de traitement d’images (OpenCV) à l’aide d’un outil de génération automatique de VHDL (AutoESL/Vivado HLS)
-Implémentation d’algorithmes de traitement d’images (AutoESL/Vivado HLS, C++ orienté hardware)
-Portage d’un algorithme de traitement d'images sur une nouvelle cible (VHDL, Zynq-7000)
Brunel University
- Ingénieur FPGA (stagiaire)
2011 - 2011-Travail en collaboration avec des chercheurs sur la douleur fantôme.
-Captation du mouvement d’une jambe par un accéléromètre branché au FPGA (VHDL).
-Reproduction du mouvement sur écran à l’aide d’une base de données d’images (Handel-C).
-VHDL, Handel-C, Carte électronique traitement d’image (Virtex 2), accéléromètre, ModelSim, Xilinx ISE, DK design Suite, OpenCV.
RATP
- Développeur Web (Stagiaire)
Paris2009 - 2009-Création d’un module web intégré à l'intranet pour la génération automatique d’identifiants des équipements.
-Création et gestion d’une base de données.
-HTML/CSS, PHP/PostgreSQL et Javascript.
Compagnie du Pari Mutuel
- Stagiaire technicien
2008 - 2008-Test sur un jeu de courses hippiques virtuelles à travers la création de fichiers .xml.
-Test sur du matériel d’enregistrement de paris hippiques.
