Adeneo
- Responsable du pôle FPGA / chef de projets
2012 - 2014
ADENEO
- Détachement Maroc
2011 - 2012Accompagnement d'une équipe d'ingénieurs FPGA dans les métiers suivants:
- FPGA
- DO 254
ADENEO
- Ingénieur Composants Programmables
2006 - 2011
Laboratoire IETR (Institut d’Electronique et de Télécommunications de Rennes)
- Doctorant
2002 - 2005o Etude, optimisation et implantation de systèmes MC-CDMA et MIMO-MC-CDMA sur plate-forme de prototypage.
o Participation aux projets européen MATRICE, et régional PALMYRE.
o Etude et implantation d’algorithmes de traitement du signal.
o Etude algorithmique de systèmes combinant étalement de spectre, multi porteuses et MIMO.
o Développement VHDL de la couche physique des systèmes MC-CDMA et MIMO/MC-CDMA
o Développement de systèmes électroniques numériques, à base de CPLD, FPGA, DSP.
o Etude et utilisation de la méthodologie de conception MCSE et de l’outil qui l’a supporte (CoFluent Studio).
o Création d’un modem MC-CDMA comportant les étages de conversion analogique.
o Création d’un modem MIMO/MC-CDMA numérique.
o Rédaction d’articles en français et en anglais
o Rédaction d’un mémoire de thèse
