Mes compétences :
Xilinx
Aéronautique
VHDL
Do254
DOORS
Actel
Altera
Reqtify
Langage C
Entreprises
Thales
- FPGA/AEH DO254 Engineer
Courbevoie2013 - maintenantDéveloppement FPGA sur projet TRU A350 - contexte DAL A
Participation aux revues et validation de specs d'exigences
Rédaction de procédures de vérification/testbenches FPGA
Veille méthodologique sur pratiques de certification DO254
Altran
- Référent Métier FPGA DO-254
Vélizy-Villacoublay2013 - 2013Animation de la practice FPGA/DO254 du périmètre Altran Paris
Réponse à appels d'offres pour projets Fixed Price
Capitalisation de best practices en développement FPGA
Création d'un référentiel de plans DO-254 compliant DAL A (plans de certification PHAC/HDP/HPAP/HVVP)
Zodiac Aerospace ECE
- Consultant Développement FPGA DO 254
Plaisir2010 - 2012Depuis Septembre 2010 : Par l'intermédiaire d'Altran Technologies :
Développement FPGA sous DO-254 chez ECE, société du groupe Zodiac Aerospace, spécialisée dans la distribution de puissance éléctrique.
Projet Coeur Eléctrique du futur Airbus A350 XWB :
Développement de 3 FPGA sous DO-254 (DAL B) pour carte de gestion du coeur électrique de secours :
-Rédaction de specifications FPGA
-Développement de code VHDL
-Intégration des 3 FPGA dans le coeur électrique
-Suivi de sous-traitance extérieure (Inde et Maroc)
Vélizy-Villacoublay2008 - 2010-Mission de 3 mois chez Messier-Bugatti (Groupe SAFRAN). Novembre 2008 à fin Janvier 2009
Activités de Validation et Vérification sur calculateur de monitoring de pression pneumatiques/température de freins pour business jet GulfStream G-VI.
Conduites de tests de validations de fonctions analogiques (Amplis OP, transistors MOS, étage de modulation/démodulation) et numériques (contrôleur ARINC 429). Norme DO-254 criticité C.
-Mission débutée en Février 2009 chez Sagem Défense Sécurité (en cours). Déployé au sein du pôle FPGA.
Activités de conception, développement, et intégration de modules sur architecture FPGA (Altera Cyclone III/ Xilinx Virtex 5).
Méthodologie de design hardware TOP-BOTTOM.
Codage d'IP VHDL, codage de drivers (langage C). Simulation fonctionnelle sous MentorGraphics ModelSim.
Modules développés:
* Boucle à verrouillage de phase (PLL)
Asservir en fréquence un signal d'horloge sur une consigne externe au système.
Modules VHDL : Détection de phase, Etage Correcteur, Interface Maitre I2C.
* Amélioration de dynamique d'image.
Correction d'histogramme linéaire. Recherche de statistiques, correction des valeurs de pixels par processeur embarqué type Nios II, étage d'anti-éblouissement.
Modules VHDL + Drivers (langage C) : Histogramme, Anti Eblouissement
*Pilotage de détecteur IR
Modules VHDL : Interface FPGA/CAN (lignes LVDS, fréquence de conversion 100+ MHz), multiples domaines d'horloge.
Logitech,Inc
- Stagiaire
2008 - 2008Stage de fin d'études (6 mois). Effectué au siège de Logitech au coeur de la Silicon Valley (Californie, Etats-Unis).
Etude de faisabilité de traitement image sur technologie FPGA. Contexte : Système de webcam Logitech 2 MegaPixels.
-Etude comparative de fabricants et fondeurs de puces FPGA (Altera, Xilinx, Actel)
-Elaboration HW d'un environnement de développement électronique: Design PCB d'une carte bridge (FPGA - Webcam). Logiciels Cadence OrCAD, Altium. Debug de carte sur instrumentation de laboratoire (oscillo, analyseur de spectre)
-Développement d'un module VHDL d'interface entre un FPGA, un capteur d'images CMOS (Micron) et un ASIC de fin de chaîne.
-Implémentation haut niveau d'un algorithme de de-warping. Langage Java.
