Menu

Benoit LECONTE

PARIS

En résumé

Orienté satisfaction clients et résultats, plus de 6 ans d’expérience dans des contextes internationaux.
Un profil polyvalent regroupant des compétences fonctionnelles et techniques dans les domaines des systèmes embarqués et de la micro-électronique.

Mes compétences :
Design implementation
User Experience
régression design
C Programming Language
C++
Cascading Style Sheets
HTML
Java
Perl Programming
Python Programming
System C-AMS
ASIC
Crontab
FileZilla
Linux
Lynx
Microsoft Excel
Microsoft Office
Microsoft Outlook
Microsoft PowerPoint
Microsoft SharePoint
Microsoft Visio
Microsoft Windows
Microsoft Windows 10
Microsoft Windows 7
Microsoft Windows 8
Microsoft Windows XP
Microsoft Word
Tcl/Tk
Ubuntu
VHDL
Verilog
Windows Server

Entreprises

  • NanoXplore - Ingénieur Recherche et Développement

    2019 - maintenant

  • Atos - Ingénieur Front end senior en micro-électronique et informatique

    Bezons 2011 - 2018 Projet 28nm BXI exascale (2011-2016)
    Interconnect composé de deux chips gérant les communications au niveau hardware dans des systèmes de calcul travaillant à l’échelle de l’exaFLOPS.

    Projet 28nm UNC (2016-2018)
    Implémentation d’un nœud de contrôle supportant la technologie UPI d’Intel à destination de systèmes de calculs hautes performances (HPC).

    Responsabilités :
    Architecte DFT
    - Conception et mise au point de l’architecture de test DFT en tcl
    - Spécification des modes de test et dimensionnement du scan au niveau bloc et top
    - Evaluation de l’impact du clock gating sur les taux de couverture en test
    - Insertion de différents niveaux de clock gating (fonctionnel et test)
    - Implémentation du flow Shared IO multimodes de Synopsys adapté aux contextes BXI/UNC
    - Création des réseaux iJTAG du projet en collaboration avec l’interface fondeur Broadcom
    - Support apporté aux diverses équipes de développement pour les aspects test/DFT
    - Rédaction de spécification technique en anglais pour la DFT des projets BXI et UNC
    - Vérification et validation de l’architecture de test avec l’outil Test Rule Checker de Broadcom
    - Preuve formelle (equivalence checking) sur l’ensemble du circuit BXI et support UNC

    Designer & Synthèse
    - Définition des règles de codage SystemVerilog à appliquer pour Design Compiler
    - Mise au point du flow de synthèse du projet en Tcl pour les langages SystemVerilog/Verilog
    - Dimensionnement de macro mémoires sur des critères de consommation, fréquence, timing
    - Estimation de la puissance consommée des macros mémoires réparties sur le circuit
    - Analyse de timing
    - Design rtl d’un bloc d’aiguillage pour contrôler le test

    Scripting
    - Elaboration et mise au point d’un flow d’automatisation des tâches de non régression design
    - Utilisation de Crontab sous Linux
    - Incorporation des étapes de flow des outils quartus, vc_lint, vcs, verific
    - Fonctions de parsing des fichiers de logs et reports
    - Détection des erreurs et traitement des messages de warnings avec priorité
    - Procédure automatique d’envoi d’e-mails

    Convention SNUG (Synopsys User Group) Grenoble, 28 juin 2016
    - Rédaction d’un article ‘Using DFTMAX Shared IO on a complex ASIC, a user experience’
    - Présentation du sujet de l’article et des résultats obtenus relatifs à BXI lors de la convention

    Préétude
    - Etudes de floorplan et estimations de tailles de packages sur un projet 28nm
    - Etude sur les Soft Error Rate (SER) et leur impact dans le cadre du projet BXI

    Environnement :
    Flow Synopsys Lynx, Design Compiler, DFTMax, flow shared IO, outil Broadcom TRC,
    Langages SystemVerilog, Verilog (rtl et gate level), Tcl, perl, Crontab, Linux, Excel, Word…

Une expérience absente ?

Vous avez travaillé avec Benoit dans une entreprise qui n'apparaît pas dans son parcours ?

N'hésitez pas à lui suggérer d'ajouter cette expérience en lui envoyant un message. Pour cela ajoutez d'abord Benoit à vos contacts.

Formations

  • Université Pierre Et Marie Curie

    Paris 2009 - 2011 Master 2 spécialité Systèmes Electroniques et Systèmes Informatiques

    Projets universitaires 04/2011-09/2011 :
    Modélisation d’un réseau de nœuds de capteurs calculant l’épicentre d’une onde RF
    Elaboration et implémentation en VHDL d’un contrôleur SPI sur carte FPGA Altera
    Rédaction de documents de spécification technique sur les SER en anglais
    Conception et développement d’un microprocesseur AMD2901

  • Université Pierre Et Marie Curie

    Paris 2008 - 2009 Licence 3 Sciences et Technologies

Réseau

Annuaire des membres :