Mes compétences :
ASIC
Digital
FPGA
Gate
Intégration
Microélectronique
RTL
Simulation
Verilog
VHDL
Entreprises
Polytech'Marseille
- Etudiante
EYREINmaintenantProjet encadré de trois mois dans le cadre de la Troisième Année à POLYTECH’MARSEILLE
Ø Sécurisation matérielle d’un lecteur de carte à puces, en utilisant la cryptographie basée sur les courbes elliptiques. Programmation en langage VHDL d’un processeur permettant la multiplication d’un point d’une courbe elliptique, avec le logiciel Modelsim.
ATMEL
- Stagiaire
RoussetmaintenantStage de fin d’études de six mois à ATMEL, Rousset, département SmartCards.
Ø Réalisation d’une FIFO asynchrone et d’une interface MultiMediaCard :
Ø Rédaction des spécifications, de la FIFO asynchrone et du circuit permettant de valider son fonctionnement,
Ø Programmation en langage Verilog,
Ø Simulation à l’aide de NCSim, Cadence,
Ø Synthèse RTL à l’aide de Synopsys et Leonardo Spectrum,
Ø Placement routage avec le logiciel Xilinx ISE
Ø Test de la FIFO asynchrone et du circuit permettant sa validation sur FPGA Virtex, à l’aide d’un analyseur logique.
Ø Projet sur MultimediaCard : réalisation d’un programme permettant de tester un bus de données.
