logo
Menu

David BRIAND

PARIS

Résultats examens 2026

RETROUVEZ GRATUITEMENT Le résultat du bac à ParisLe résultat du brevet à Paris Le résultat du BTS à Paris

En résumé

Mes compétences :
VHDL
Xilinx ISE
TCL/TK
ASM
Python
Java
Scilab
MATLAB
Machine Learning
CUDA
OpenCL
OpenMP
Réseau de neurones

Entreprises

  • Commissariat à l'Energie Atomique (CEA) - Ingénieur chercheur

    2015 - maintenant Thématique centrale : Machine Learning
    -Développement de réseaux de neurones optimisés sur différentes plateformes matérielle (CPU, GPU, FPGA): Application, Benchmarking, Optimisation.
    -Programmation massivement parallèle
    -C, C++, OpenCL, CUDA, OpenMP

  • Secure-IC - Stage de fin d'étude

    Rennes 2014 - 2014 -Développement d'une IHM animée en JAVA. Rédaction d'une documentation détaillée (1 mois).

    -Implémentation d'une IP de sécurité, un générateur de nombres aléatoires. Développement de l'IP en VHDL. Réalisation de nombreux outils de tests en Python, Batch, TCL ainsi que des simulations via ModelSim. Développement d'outils d'études statistiques sous SCILAB.
    Le socle de test est basé sur l'utilisation d'une mémoire DDR3 SDRAM et d'un UART. La solution est vérifiée par les tests NIST.
    Rédaction de la documentation détaillée en anglais. (5 mois)

  • REDS, HEIG-VD, Suisse - Stagiaire ingénieur

    2013 - 2013 Le REDS Institute à développé la plateforme REPTAR dans le but de proposer des travaux pratiques évolués aux étudiants de la HEIG-VD.
    Un des travaux pratiques consiste d'étudier et de comprendre l'architecture des processeurs ARM. Le REDS a d'ailleurs développé son propre processeur ARM sous forme de SoPC en VHDL. Le but de mon stage a été de le rendre didactique:
    -Familiarisation avec le processeur ARM implémenté sous Logisim par le REDS. Le processeur s'appel PRODIS.

    -Modification du processeur PRODIS: réalisation du plan d'adressage, implémentation d'un contrôleur mémoire, d'un contrôleur de périphérique et du port de débug qui permet la communication entre PRODIS et le CPU DM3730 présent sur la plateforme REPTAT. Développement en VHDL via Xilinx ISE (Spartan 6).

    -Réalisation de l'interface de débug en TCL/TK embarqué sur écran tactile.

  • I.E.T.R - Stage Master 1

    2012 - 2012 Interface graphique 3D/2D

    Développement d'une IHM via l'IDE Processing. Cette IHM réalise des traitements mathématiques et les interprètes sous forme 2D (Java) et 3D (openGL). Les données physiques proviennent d'une plateforme Arduino.

    Ce projet a été réalisé dans le but d'aider le travail d'un doctorant travaillant sur une nouvelle technologie de capteurs.

  • TES Electronic Solution - Stage

    2010 - 2010 IHM générique

    -Réalisation d'une IHM générique via l'IDE LabView. Cette IHM permet d'interpréter les données fournies via différentes fonctions HW (I/O expander, ADC/DAC..) en utilisant différents protocoles de communication (SPI, I²C...)

    -Réalisation d'un prototype Hardware permettant la simulation du comportement d'une batterie durant une communication GSM.

Formations

Réseau

Annuaire des membres :