Menu

Eric TOUBLANC

Paris

Electionseuropéennes 2024

RETROUVEZ GRATUITEMENTLe résultat des européennes à Bois-Colombes ainsi que le résultat des européennes dans les Hauts-de-Seine.

En résumé

Ingénieur Systèmes Electroniques
Développement circuit intégrés complexes (ASIC & SOC)


Domaine de compétences
. Architecture / Spécifications
. Description comportementale RTL ( Verilog / VHDL )
. Intégration IP
. Validation et Tests
. Développement Firmware



Mes compétences :
Verilog
VHDL
Xilinx / ISE
Perl Tcl/Tk Script
Static Timing Analysis
Microsoft Project
C Programming Language

Entreprises

  • Sorin - Consultant & Ingénieur de conception Microélectronique

    Paris 2010 - maintenant Ingénieur de conception Microélectronique

    Au sein du service Recherche Avancée, pour des systèmes médicaux ...
    Architecture & Spécification de systèmes de communication entre différents modules.
    (HBC as Human Body Communication, TDMA as Time Division Multiple Access )
    Description RTL des systèmes.
    Réalisation de plusieurs Asic en mode MPW.
    Etude Front End suivant des "flows de conceptions" Usuels.
    Développement banc de test sous FPGA « Igloo ».
    Co-Simulation Hardware Software pour processeur HC11.
    Développement software sous kit de développement EFM32 / ARM Cortex M3

    VHDL / Verilog / Langage C - simulations - Synthèse - simulations "pré /post routage" - Analyse de timing

  • ABOUND LOGIC / M2000 - Ingénieur de conception Systèmes & Responsable du développement des différents

    2002 - 2010 - Start up microélectronique FPGA (50 personnes)

    Responsable du développement des différents organes de communication entre le coeur FPGA de notre technologie et le System On Chip (Soc) Techno TSMC 65 µm:

    - Architecture / Spécification / Conception du data path données externes / Soc (32 bits -100MHz)

    - Réalisation du module de « deframing » des données ( 32 bits)
    - Réalisation de différents contrôleurs mémoires - (Mémoires Flash parallèle et Mémoires Flash série )

    - Conception du module de chargement des données avec le coeur FPGA (Loader) :
    * Conception de ce loader paramétrable pour utilisation en mode « re-use » suivant demande client.
    * Interface de ce Loader avec diffèrent « system On Chip » suivant client.
    * (Loader [mode DMA] / Bus Amba AHB / Soft Processeur Leon )
    * (Loader / Bus Wishbone [multi maitre] / Soft Processeur Manik )
    *
    - Spécification / Conception Décompactage du flux de données matriciel. - Data path (96bits / 100Mhz)

    - Spécification / Conception du module de Contrôle dynamique des données en cas de défaillance des « clusters » du coeur FPGA.
    - Architecture / Spécification / Conception du module de contrôle de cohérence du data Path (96bits / 100Mhz) due aux problèmes de SEU (Single Event Upset).
    * Intégration de moteur ECC ( Error Correction Code ) ;
    * Stratégie d'entrelacement de données.
    *
    - Réalisation pour partie du Firmware du « Soft Core processor » Manik .
    * Module d'initialisation et contrôle du chargement du coeur FPGA.
    * Module de calibration des I/O du FPGA. ;
    * Module de correction du plan mémoire FPGA sur détection d'erreur ECC. ;

  • inChip Technologies - Ingénieur de conception Microélectronique & Responsable Projet

    2001 - 2009 Création de cette entité de service microélectronique

    CTO, Responsable Projet,
    Pour le compte de CS Communication & Systèmes
    Développement Asic 100Kgates
    Responsable Projet.
    Evaluation du projet.
    Gestion du projet.
    Gestion des coûts.
    Respect des temps et des contraintes client.
    * Succès commercial, plus de 1,5 millions de composants vendus. ;

  • Info Technologies / Misil Design - Ingénieur de conception Microélectronique

    1996 - 2001 Société d'Ingénierie Electronique (40 personnes)
    Ingénieur de conception Microélectronique

    Etude de Faisabilité "System On Silicon".
    Ecriture d'un cœur de processeur RISC 8bits.
    Réalisation d'Asic suivant cahier des charges client.
    Etude Front End suivant des "flows de conceptions" Usuels.

    VHDL / Verilog - simulations - Synthèse - simulations "pré /post routage"

    Ingénieur d'applications
    Support technique d'outil de Co-Design propriétaire.

  • SERIEE - Electronicien / Bureau d'études

    1990 - 1995 Concepteur Bureau d'études
    Rédaction de cahiers des charges fonctionnels pour materiel intrusion.
    Développements logiciels en langage C, pour matériel embarqué et PC.
    Conception d'un Asic: 8000 portes, Synchrone, Techno. "Sea of gates" 1um.

  • Ohmeda - Constructeur d'appareils médicaux

    1987 - 1990 Concepteur Bureau d'études
    Conception et développement de sous ensembles électroniques.

  • Philips - Constructeur de circuit intégrés & Technicien de fabrication

    Suresnes 1986 - 1987 Technicien de fabrication
    Mesure des circuits intégrés/Contrôle sous pointes.

Formations

Réseau

Annuaire des membres :