Gaudoux DANIEL

En résumé

Entreprises

• APTUS / AUSY

  maintenant

• AUSY - Ingenieur électronique

  Sèvres Cedex 2009 - maintenant 2016-2017: SAFRAN DEFENSE ET SECURITE - MASSY
  
   Reprise d’un FPGA ZYNQ 45 pour l’ajout de nouvelles fonctions :
  
  • Mise à jour de la spécification du FPGA avec les nouvelles fonctions.
  • Conception VHDL d’un module de gestion de discrets
  • Conception d’une fonction permettant d’adapter deux flux vidéo 50 Hz en deux flux vidéo 25 Hz
  • Reprise et conception de nouveaux tests benches
  • Validation du FPGA sur carte et sur écran.
  
  2015-2016: PARROT - PARIS
  
   Test, validation, et mise en production du boitier de commande drones, Skycontroller 2:
  
  • Rédaction de la spécification de test des cartes électroniques du boîtier
  • Rédaction de la spécification du caisson de test WIFI
  • Réalisation de deux cartes électroniques pour simuler une batterie, et charger la tension VBUS
  • Tests et validation des cartes électroniques
  • Mise en production du boitier chez FLEXTRONICS en Chine
  
  2009–2015: AUSY - SEVRES
  
   Réalisation d’un FPGA IGLOO2 permettant de réaliser les fonctions suivantes:
  
  • La prise en compte et la gestion de la configuration hardware de la carte
  • Le contrôle (validation et configuration) des horloges secondaires de la carte
  • La gestion des resets de la carte NUCLETUDES
  • La mise sous tension des processeurs P2020 et C6748
  • La prise en compte au travers de liens SPI (SPI_P2020 et SPI_C6748), des informations issues des tests et transmises par les cibles, à destination de l’opérateur (via le lien RS232)
  • L’acquisition et l’analyse de signaux transmis par les cibles, pour une partie des tests réalisés
  • L’interface entre d’une part l’opérateur et son IHM de control / commande (via le PC de Supervision) et d’autre part les cibles P2020 et C6748
  
  2009–2014: SAGEM DEFENSE ET SECURITE - MASSY
  
   Etude calculateur de vol dans la phase d’avant projet de l’Hélicoptère Du Futur :
  
  • Définition des entrées/sorties du boitier calculateur quadruplex
  • Evaluation des surfaces de cartes implantables
  • Evaluation de la dissipation thermique du calculateur
  • Définition des schémas d’entrées/sorties du calculateur
  • Simulation de ces schémas
  • Rédaction de la spécification de besoin technique de la carte d’entrées/sorties
  
   Expertise cartes numérique/analogique APIRS:
  
  • Analyse schémas, implantation, routage
  • Simulation HyperLinx, PSpice ORCAD
  • Tests sur cartes
  • Rapports de synthese
  
   Mise à jour carte processeur CDAU/SCI A350:
  
  • Rédaction Plan de contrôle EMC pour CDAU/SCI
  • Mise à jour VHDL carte processeur CDAU/SCI
  • Simulation et validation des benches
  • Essais de robustesse sur la carte processeur
  
   Ajout fonction wireless sur boîtier ED48:
  
  • Rédaction ETS/ETR carte processeur CPUDMU2
  • Test et validation de la carte CPUDMU2
  • Rédaction procédure de qualification boîtier
  • Réalisation essais de qualification DO160D
  • Rédaction des rapports de qualification
  
   Mise à jour Serveur/Routeur A380-NSSA:
  
  • Essais de robustesse des boîtiers
  • Essais de qualification des boîtiers DO160D
  • Rédaction des rapports de qualification
  
  2006–2008: THALES OPTRONIQUE TOSA - ELANCOURT
  
   FPGA traitement vidéo pour l’A400M:
  
  • Réalisation de modèles pour des tests benches
  • Ecriture des tests benches pour le FPGA
  • Simulation et validation de ces tests benches
  • Mise à jour spécification de tests du FPGA
  • Traitement FFT FPGA des POD de reconnaissance
  
  2004–2005: GOODRICH - Saint-Ouen L'aumone
  
   Tests EMI et EMC Actionneurs de l’A380:
  
  • Responsable de qualification EMI et EMC
  • Rédaction spécifications de tests
  • Réalisation et suivi des tests EMI et EMC
  • Rapports qualificat. Rudder Aileron Elevator
  
  2001–2004: SAGEM DEFENSE ET SECURITE - MASSY
  
   Réalisation carte acquisition sur l’A380:
  
  • Spécifications techniques de la carte
  • Définition de l’architecture
  • Choix des composants principaux
  • Rédaction document de conception détaillée
  • Spécifications techniques des PLDs de carte
  • Codage VHDL des PLDs
  • Tests mise au point carte et PLDs
  
   Refonte d’un PLD émission/réception ARINC573:
  
  • Refonte du PLD et codage VHDL
  • Simulations et validation
  • Rédaction document de conception détaillée
  • Tests validation de la carte associée au PLD
  • Qualification boîtier électronique de carte
  
   Développement carte calculateur/enregistreur:
  
  • Rédaction des spécifications techniques carte
  • Rédaction documents de conception des PLDs
  • Tests et mise au point de la carte

Formations

• Université Paris 6 Pierre Et Marie Curie UPMC

  Paris 1992 - 1997 Electronique-Informatique

Réseau

• Angelique FOURNIER-LOURS

• Céline LUCATS

• Emmanuel DURAND

• Romain FOURÉ