Menu

Hery Andrianaivo RABESON

BREST

Electionseuropéennes 2024

RETROUVEZ GRATUITEMENTLe résultat des européennes à Brest ainsi que le résultat des européennes dans le Finistère.

En résumé

Jeune ingénieur passionné par l'électronique sur toutes ses formes

Mes compétences :
Altera
DSP
Electronique
FPGA
Linux
MENTOR
Mentor Graphics
Microcontroleur
Systèmes Embarqués
UNIX
VHDL
VME
Xilinx

Entreprises

  • Actris - Ingénieur Conception et Développement Electronique

    2010 - maintenant Réalisation de la partie Hardware et VHDL d'un générateur d'horloge temps réel compensé.
    Synchronisation PPS GPS avec une précision de l'ordre de quelques dizaines de nanoseconde.
    Développement VHDL (cible : MAX V/ Altera).
    Communication SPI et UART (RS232).

    Réalisation d’un système microélectronique d’acquisition et de traitements d’image (CameraLink Interface, Debayering).
    Développement FPGA de type cyclone III (Altera).
    Réalisation des Interfaces pour des bus de communications en respects des protocoles qui les régis, à savoir le bus Camera Link et le Bus Avalon (propriétaire de chez Altera).
    Choix de l'algorithme de dématriçage, tests sous matlab et modélisation VHDL

  • Interface Concept - Stagiaire électronique

    2008 - 2009 Réalisation d’une carte de stockage SATA & porteuse PMC au format VPX 3U
    Cahier de charge, Choix des composants, Conception de schéma avec Mentor Graphics,Programmation CPLD, et moniteur d’alimentations
    Documentations techniques (Manuel d’utilisation, description Hardware,indications de montage)
    Placement et routage d’une carte RTM (Carte de transition d’un commutateur Ethernet)

    Développement FPGA sur une carte « Front end processing » à base de FPGA Virtex 5 (xilinx) sur ISE 10.1.3
    Manipulation Blocs IPs, Test de contraintes (Physique et timing)
    I2C, SPI, PCI Express, PCI
    Controleurs de mémoires (QDRII, DDRII)

    Réalisation d’un outil de qualification réseaux
    Cahier des charges, Réalisation de la carte de base (format XMC) avec Mentor Graphics, Choix des composants,Développement FPGA (Manipulation des blocs IP), Test sur carte d’évaluation ML555 (xilinx à base de FPGA Virtex 5), Transmission sur fibre optique, PCI Express, PCI.

Formations

Réseau

Annuaire des membres :