logo
Menu

Jean LEOPOLD

Courbevoie

Résultats examens 2026

RETROUVEZ GRATUITEMENT Le résultat du bac dans l'Académie de PoitiersLe résultat du brevet dans l'Académie de Poitiers

En résumé

Mes compétences :
CEM
Xilinx ISE Design suite (ISE, EDK)
Electronique numérique
Electronique analogique
Microsoft Office
Linux
Synplify PRO
MATLAB
QUARTUS
Python
VIVADO
FPGA
TCL
VHDL
ModelSim
SVN
C
Libero SOC

Entreprises

  • Thales - Ingénieur Développement PLD / FPGA

    Courbevoie 2017 - maintenant

  • Pleiades Technologies - Ingénieur systèmes embarqués

    Lyon 2014 - 2017 Thales Avionics. Février 2016 - Juillet 2017

    - Spécification fonctionnelle
    - Développement VHDL
    - Intégration d'IP dans un SOC
    - Définition partielle puis implémentation VHDL d'une architecture FPGA (en support à des architectes)
    - Synthèse, Placement Routage, et STA sur FPGA (IGLOO2)

    Cible : ASIC, IGLOO2 (MICROSEMI)
    Software : ModelSim, LIBERO SoC, Synplify Pro, Linux, Mercurial

    Sagem Défense Sécurité. Décembre 2015 - Février 2016 - R&T

    Intégration d'une brique AFDX.

    - Développement VHDL d'interface de communications (EBI / AXI4 lite Master), ...
    - Vérification en simulation (VHDL)
    - Flow FPGA (TCL)
    - Réalisation des procédures de tests

    Cible : ARTIX 7 (XILINX)
    Software : ModelSim, VIVADO, SVN, Linux

    Sagem Défense Sécurité. Juillet 2014 - Décembre 2015 - R&T

    Mise à jour d'un accélérateur matériel de contrôle commande (Commande de type vectorielle).
    Intégration de l'IP dans un composant de type PSoC (Programmable System On Chip).

    - Développement VHDL d'algorithmes en virgule fixe (Filtre, ...), d’interfaces de communications (SPI, Slave AXI4, APB), d’interfaces de commandes (GPIO, PWM), ...
    - Intégration d’IP dans le PSoC (AFDX, ...)
    - Vérification en simulation (VHDL, C)
    - Vérification physique (Sonde TRACE32 + Python)
    - Flow FPGA (TCL, Makefile, Python)

    Cible : STRATIX V (ALTERA)
    Software : ModelSim, QUARTUS, SVN, Linux

  • Sagem - Stagiaire

    PARIS 2014 - 2014 Projet de fin d'études.

    Portage d'un module (VHDL) de contrôle commande sur la cible SmartFusion2 (SOC de MICROSEMI).

    Le portage s’est effectué en 3 étapes (suivant le flow de conception) :
    - Développement et modification de sous composants du cœur de contrôle commande afin de l’adapter à la nouvelle cible.
    - Simulation à plusieurs niveaux du développement (Près-synthèse, post-synthèse et post-Layout)
    - Validation du portage sur un banc Hardware In the Loop de type DSPACE.

    Le projet a été réalisé en, collaboration avec le développeur de la partie logicielle.

  • R2S Robotics - Stagiaire (Projet industriel)

    2013 - 2013 Stage effectué dans l'es locaux de Grenoble INP ESISAR lors de la 4éme année.

    C'est par équipe de trois que nous avons réalisé un nouveau système électronique embarqué sur une machine de forage.

    La fonction du système est de réaliser une interface déportée dédié à la commande d'actionneurs et l'acquisition de données provenant de capteur (analogique /numérique) situés sur un des bras de la machine.
    La supervision du système est effectuée par un microcontrôleur (STM32 communiquant avec l’unité central via un bus de terrain de type CAN.

    Capteurs utilisés : analogique, resolver, Codeur incrémentaux, TOR (tout ou rien)
    Actionneur : électrovannes proportionnelles, PWM

  • Verteole - Stagiaire

    2011 - 2011 Programmation graphique sous Labview afin de mettre en place un système d’acquisition de données à l’aide de capteurs placés sur une éolienne

  • Service Départemental d’Incendie et de Secours de la Drôme - Stagiaire

    2006 - 2006 Maintenance d’appareils dans le service de transmission radio.

Formations

Réseau

Annuaire des membres :