Menu

Marc BEAUJOIN

GRENOBLE

En résumé

Je travaille en tant qu'ingénieur micro électronique au sein de l'entreprise STMicroelectronics depuis 14 ans.
Je suis notamment passé par differents secteurs d'activités tels que la fonction de support CAD, puis le design, la vérification fonctionnelle et enfin une spécialisation et expertise dans le domaine de la DFT (Design For Test). Ce domaine consiste à implémenter tous les éléments de testabilité au sein d'un circuit afin de garantir le succès de sa mise en production et fait appel a de nombreuses competences telles que le design digital, l'analogue, l'insertion de scan, l'ATPG, la simulation et l'analyse de timing.

Mes compétences :
Perl
C
TCL
VHDL
UNIX
Verilog
DSP
System On Chip
Design For Test
Simulation
ARM Core

Entreprises

  • STMicroelectronics - Senior Ingénieur Micro électronique DFT (SoC)

    2014 - maintenant - SoC DFT Implémentation sur les produits STM32 au sein de la division Micro-Contrôleur)
    - En charge de l'implémentation et de la validation du Boundary Scan / JTAG/ Insertion de Scan et Memory BIST
    - En charge de la génération de l'ensemble des patterns DFT et de leur validation avec l'équipe d'engineering
    - En charge de la mise en place des modes de test stand-alone des blocs AMS (Analog Mixed Signals) du SoC.

  • STMicroelectronics - Senior Ingénieur Microélectronique DFT (CPU/GPU)

    2012 - 2013 - DFT Implémentation Leader sur l'ensemble des macrocells CPU (ARM) et GPU (Imagination) de la division

  • ST Ericsson - Ingénieur Microélectronique DFT sur coeurs ARM

    GRENOBLE 2007 - 2012 - En charge de la spécification/implémentation et validation de la DFT (Design For Test - MBIST Insertion de Scan / ATPG) sur les macrocells ARM (Cortex-A15/ Cortex-A9/ Cortex-R4/ ARM1176)
    - Mise en place de solutions techniques DFT avancées permettant d'atteindre les objectifs PPA (Performance/Power/Area) sur nos coeurs ARM
    - Analyse et mise en place (en collaboration avec les fournisseurs d'outils CAD comme Synopsys) de flows customisés (custom OCC / Shared IO codec)
    - Participation à la veille technologique DFT en lien avec les divisions applicatives.
    - Organisation de meetings réguliers avec des divisions situées à l'étranger (Inde et Italie principalement) pour partager les méthodes et les connaissances dans le domaine de la testabilité

  • STMicroelectronics - Designer Front-End / Middle End

    2003 - 2007 - Micro-architecture et design d'un périphérique DMA
    - Vérification fonctionnelle d'un contrôleur d'interruption (ITC)
    - Participation à l'élaboration d'un flow HLS (High Level Synthesis) en travaillant sur les outils
    CatapultC et Bluespec
    - En charge de la synthèse et preuve formelle de différents périphériques

  • STMicroelectronics - Ingénieur CAD support DFT

    Montrouge 2000 - 2002 Support CAD DFT (insertion de scan/ATPG) pour l'ensemble des designers de la division

Formations

Réseau

Annuaire des membres :