Marc CHAVASSIEUX

En résumé

Entreprises

• SIEMENS TRANSORTATION SYSTEMS - Ingénieur électronicien en automatismes ferroviaires, responsable technique

  2008 - maintenant Depuis mai 2008 : SIEMENS TRANSORTATION SYSTEMS (Châtillon 92)
  
  Ingénieur électronicien en automatismes ferroviaires.
  • Traitement d’obsolescence et test de composants et de cartes numériques.
  • Portage de circuits intégrés numériques sur FPGA, synthèse VHDL.

• Commissariat à l'Energie Atomique (CEA) - Ingénieur microélectronique

  2006 - 2008 De 2006 à mai 2008 : C.E.A. Commissariat à l’Energie Atomique (Centre de Saclay, DSM/IRFU/LDEF)
  
  Ingénieur architecture micro-électronique, conception logique et mixte, support CAO.
  • Modélisation haut niveau d’un ASIC mixte destiné à l’instrumentation spatiale. (VERILOG/A, VHDL/AMS)
  • Mise en place d’une méthodologie et de nouveaux outils logiciels pour optimiser le cycle de conception.
  • Communication scientifique dans le cadre du projet spatial européen SIMBOL-X en liaison avec le CNES.

• ELA MEDICAL - Ingénieur support CAO

  1996 - 2006 De 1995 à 2006 j'ai été chargé du Support CAO microélectronique.
  
  • Support sur site d’une équipe de dix concepteurs en ASIC mixte faible consommation embarqués dans des stimulateurs et des défibrillateurs cardiaques : expertise, conseil et formation interne des concepteurs aux outils MENTOR.
  • Gestion de projet méthode (responsabilité de deux ingénieurs) : adaptation d’un design kit MENTOR AMS 0.8µm pour validations mixtes ELDO/VHDL-AMS, création d’une librairie VHDL-AMS de 40 composants spécifiques adaptés à la faible consommation : ampli. op., convertisseurs DC-DC. Cette méthodologie a permis de corriger trois bugs avant fabrication et a fait l’objet d’une communication au salon DATE 2004.
  • Création d’un design kit complet MENTOR (front end et back end) orienté faible consommation (CMOS 1.5µm, ZARLINK) utilisé pour la conception d’une gamme de stimulateurs implantés.
  • Validation système logique/analogique, mise au point de test-benches en VHDL sur ASIC CMOS 0.8µm AMS, 110mm2, 32000 portes, consommation 1µA.
  • Conception analogique de cellules faible consommation (power-on-reset 1.35V, IO pads).
  • Backend : vérification DRC/LVS et envoi GDS2 de circuits mixtes et digitaux (800000 transistors).
  • Relations techniques avec les fournisseurs de CAO MENTOR, CADENCE, SYNOPSYS : évaluation des besoins techniques, définition des flots de conception frontend et backend, négociations et suivi des contrats de licence, suivi des bugs et des mises à jour.
  • Veille technologique sur l’ensemble des outils CAO, mise en place et optimisation sur site des designs kits fondeurs : ST 0.5µm, AMS 0.8µm, ZARLINK 1.5µm.

• ELA MEDICAL - Concepteur logique

  1991 - 1996 1991-1995 : Ingénieur concepteur électronique logique.
  
  • Conception logique en VHDL RTL, machines d’état : synthèse de 35000 portes, outils COMPASS.
  • Caractérisation de librairies submicroniques faible tension 1.3V, sur outil COMPASS.

• ELA MEDICAL - Routage/Layout

  1989 - 1991 1989-1991 : Ingénieur backend et vérification.
  
  • Placement, routage et vérification LVS, DRC MENTOR avant envoi de circuits mixtes.

Formations

• Université Paris 4 Paris Sorbonne CELSA

  Neuilly Sur Seine 2004 - 2005 Master 2 en Information et communication option communication numérique

• Université Paris 10 Nanterre (Nanterre)

  Nanterre 1992 - 1994 Licence

• Université Toulouse 3 Paul Sabatier

  Toulouse 1987 - 1988 DESS

Réseau

• Antoine CORNU

• Catherine BRAULT

• Georges GUENNOC MOREL

• Jérôme BETTAREL

• Jimmy WONG

• Madani NORKA

• Patrick KRZYZOSIAK

• Pierre VERDIER

• Recrut SODERN

• Sarah DARTHENUCQ