Menu

Marc LE BAILLY

Puteaux

En résumé

Actuellement en poste chez RTE en tant que chargé d'études basse tension, j'ai réalisé de nombreux projets de renouvellement de contrôle commande dans les postes électriques HTB.
Durant mes années d'études, j'ai réalisé différents stages en aéronautique défense (Safran & Thales) en conception électronique et logiciel. Je suis curieux et dynamique, toujours à cœur de développer mes compétences et connaissances dans différents domaines.

Mes compétences :
Électronique
Langage C/C++
JAVA
VHDL
Visual Studio 2005
Matlab/Simulink
Systèmes Embarqués
Matlab
Génie électrique
Gestion de projet technique
Etude technique
Contrôle-commande
Suivi de chantiers

Entreprises

  • RTE - Réseau de transport d'électricité - Ingénieur d'études Basse Tension

    Puteaux 2014 - maintenant Rédaction de Cibles Technico-Financières et d’études détaillées.
    Prise en compte des risques et des opportunités dans les études projets.
    Pilotage des prestations d’études, fourniture, travaux des fournisseurs.
    Validation des études de conception technique et de la configuration des équipements.
    Négociation des devis suivant le besoin du projet.
    Animation des réunions avec les fournisseurs.
  • Elsys Design - Ingénieur consultant électronique

    Cachan 2013 - 2014 Validation fonctionnelle carte de navigation Airbus A400M.
    Capitalisation et mise en conformité de fonctions en VHDL sous DO254.
    Création de macro Excel pour optimiser le processus de développement.
    Mise à jour de la base documentaire pour la norme aéronautique DO 254 DAL A.
    Rédaction de documents de conception et de validation virtuelle.
  • Safran - Caractérisation d'un composant hybride Xilinx Zynq

    Paris 2013 - 2013 Etude théorique approfondie du composant Xilinx Zynq
    Caractérisation et implémentation de fonctions en VHDL illustrant le fonctionnement des interruptions entre le FPGA et l'ARM
    Etude de l'unité de traitement vectorielle NEON présente dans l'ARM
    Mesure des performances (débit, latence) des interconnexions entre le FPGA et l'ARM
    Créations de fonctions de transferts en VHDL vers les mémoires (DDR, OCM, Cache L2) via le bus AXI 4 entre le FPGA et l'ARM
    Réalisation de documents techniques détaillant les performances et le fonctionnement des différentes parties étudiées
  • Thales - Stagiaire en développement logiciel appliqué à la robotique

    Courbevoie 2011 - 2011 Amélioration d'une interface graphique existante et développement de nouvelles fonctions en langage C++.
    Utilisation de Visual Studio 2005 et des technologies MFC de Microsoft pour réaliser les modules graphiques.
    Définition des nouvelles fonctions à ajouter à l’interface existante.
    Intégration d’un flux vidéo en temps réel avec l’intégration du lecteur VLC.
    Test de l’interface pour le pilotage en temps réel du robot sur le terrain.

Formations

  • HKUST (Hong Kong University Of Science And Technology) (Hong Kong)

    Hong Kong 2012 - 2012 Semestre académique

    Electronique - Cours techniques :
    - VLSI Design et technologies CMOS. Utilisation de Cadence pour le dessin de layout.
    - Systèmes embarques. Développement en C++ et utilisation du framework Qt sur un micro contrôleur Texas Instrument.
    Cours de management :
    - Management et design de produits. Méthode de développement d'un produit et utilisation du logiciel Catia.
    - Techniques de négociation.
  • Institut Supérieur D'Electronique De Paris (ISEP)

    Paris 2010 - 2013 Ingénieur Systèmes embarqués

    Projet robotique et de développement WEB durant la première année, apprentissage du langage Assembleur, C et Java. Création d'un site WEB en tant que consultant pour la Junior Entreprise. Maitrise des technologies de développement Web et du Framework CakePHP. Connaissance des systèmes d'exploitation Linux/Unix.
  • University Of Huddersfield (Huddersfield)

    Huddersfield 2010 - 2010 Stage de fin d'étude dans le département Music Technology

    Développement d'un outil de comparaison de notes de musique MIDI sous Matlab avec une interface utilisateur.
    Analyse du fichier d’origine et du fichier à comparer sous MATLAB.
    Comparaison de l’intervalle entre chaque note et de leur valeur.
    Création d’une interface graphique.
  • IUT De CACHAN

    Cachan 2008 - 2010 Diplome Universitaire de Technologies

    Major de la promotion 2010.
    Multiples projets de robotique et d'électronique. Etude d'électronique de faible puissance appliqué aux télécommunications et la transmission de l'information. Programmation VHDL sous Quartus, langage C et utilisation de Matlab.
  • Polytech' Paris - UPMC

    Paris 2007 - 2008 Non diplomant

    Réalisation d'une année dans le cycle préparatoire de l'école puis réorientation vers un cursus plus spécialisé et technique.
    Matières étudiées :
    - Mathématiques
    - Physique
    - Electronique
  • Lycée Fresnel

    Paris 2005 - 2007 BAC Scientifique

    Sciences de l'ingénieur - Mention Assez bien

Réseau