Mes compétences :
Flot standard cells
Microélectronique
Cadence 16.3
Design numérique
Design analogique
Management
VHDL FPGA et Matlab
C/C++
Mixed Signal IC Design
Layout de circuits intégrés (DRC/LVS)
Entreprises
Schneider Electric
- Chargée de projet d'innovation
Rueil Malmaison2016 - maintenant
CEA-Grenoble (France)
- IC Design Engineer
PARIS2014 - 2016
CEA-Grenoble (France)
- Stagiaire ingénieur
PARIS2013 - 2013Conception de circuits intégrés pour la mesure d’impédance
Étude de l'architecture d'un circuit intégré pour la mesure d'impédance capable de réaliser une spectroscopie d'impédance dans une gamme précise de fréquence à caractère "low power", afin de mesurer la qualité de l'interface électrode-milieu lors d'une implantation "deep brain".
SL3J Systems
- Stagiaire Ingénieur
2012 - 2012Modélisation de librairies CMOS et layout de circuits intégrés en BiCMOS
Mise au point du flot de conception pour la création de librairie Standard-Cell incluant la caractérisation des cellules (script Ocean), le dessin layout des cellules analogiques ainsi que les vérifications DRC et LVS
