Olivier VIVANCOS

En résumé

Entreprises

• Xilinx European Headquarters, Dublin - Stage de fin d'études

  2007 - 2007 Conception d'une carte de démonstration pour les FPGAs Xilinx Virtex5.
  
  Spécification, étude et choix des solutions, saisie du schéma, BOM, pilotage de la sous-traitance, test et validation de la carte, développement
  d'applications pour la carte.

• Médiane Système - Ingénieur électronicien

  Le Pecq 2007 - maintenant Missions d'assistance technique - Ferroviaire
  Depuis mars 2011.
  
  Différentes missions au sein d'un groupe leader dans le ferroviaire:
  1 - Conception d'une carte fond de panier pour des équipements embarqués
  2 - Conception d'une carte mezzanine pour un système d'odométrie des trains
  3 - Différentes interventions sur un produit débarqué (investigations, essais CEM ...)
  -----
  Conception de carte électronique - Energie
  Projet forfait 2010 - 2011
  
  Carte à base de FPGA et DSP, assurant le pilotage des électroniques de puissance dans les centrales thermiques.
  
  - Conception et schéma de la partie numérique de la carte
  - Pilotage des sous-traitances de placement/routage et fabrication
  - Spécification, conception et validation du FPGA.
  - Validation de la carte
  - Rédaction des documents de conception et de validation
  
  -----
  Obsolescence d'ASIC - Ferroviaire
  Projet forfait 2010
  
  Gestion de l’obsolescence d’un composant ASIC conçu ALSTOM Transport.
  Projet consistant à remplacer le composant pré-diffusé par un FPGA :
  extraction du schéma électrique interne du composant, par procédés chimiques.
  
  - Recherche et sélection d’un sous-traitant de délaminage de circuit + suivi
  - Analyse, Simulation, revue et correction de la netlist fournie, pour la rendre synthétisable et intégration dans le FPGA
  - Validation sur baie de test, et sur matériel roulant
  
  -----
  Obsolescence de carte ferroviaire embarquée
  Projet forfait 2009 - 2010
  
  
  Rétro-ingénierie et re-conception d’une carte coupleur du réseau de communication entre les équipements embarqués du métro automatique de Lyon.
  
  - Etude de faisabilité sur la re-conception
  - Etude du schéma électronique d’origine.
  - Codage VHDL des périphériques microprocesseurs et interfaçage avec un bloc « IP » processeur 6809.
  - Schéma de la nouvelle carte
  - Pilotage de la sous-traitance du placement/routage.
  - Validation sur baie de test et essais de nuit sur la ligne de métro.
  
  -----
  Obsolescence de 5 cartes - Ferroviaire
  Projet forfait 2008 - 2009
  
  Rétro-ingénierie et re-conception de cartes de simulation du Pilotage Automatique du métro de Lyon.
  
  - Etude et re-conception à partir de FPGA de cinq cartes numériques en logique traditionnelle
  - Etude du schéma électronique, mesures sur site
  - Choix du FPGA et codage des blocs en VHDL
  - Réalisation du schéma
  - Tests unitaires et tests d’intégration.
  

• Xilinx European Headquarters, Dublin - Stage 2 année de césure

  2006 - 2006 Stage de 7 mois. Développement d'un "Built-In Self Test" pour les ADC intégrés aux FPGA Xilinx Virtex 5.

Formations

• Chimie Physique Electronique De Lyon

  Villeurbanne 2003 - 2007 Electronique - AME

• Université Montpellier 2 Sciences Et Technique Du Languedoc (Montpellier)

  Montpellier 2001 - 2003 Mathématiques, Informatique et Application aux Sciences (MIAS)