Menu

Otthys ING.

Nanterre cedex

En résumé

Je suis en recherche active d'un poste d'ingénieur R&D dans l'industrie du semi-conducteur ou auprès d'un équipementier électronique sans distinction de taille (PME, PMI, ETI ou Grande entreprise) et même auprès de certains organismes de Recherche publique ou privée.

Enfin, un poste basé dans la région Île-De-France m'est préférable.

Mes compétences :
Systèmes d'exploitation: Windows 95/98/2000/XP/Vis
Solaris.
Linux
Unix
Circuits intégrés mixtes / Mixed signal IC
Circuits intégrés numériques / Digital IC
Circuits intégrés analogiques / Analog IC
Circuits intégrés Radiofréquences / RFIC / MMIC
PLL et Synthétiseurs de fréquences
Oscilloscope, générateurs de signaux...
Émetteurs, Récepteurs et Transceivers
LNA, PA, VGA, GAC, OTA, ADC, DAC, etc.
Composants de puissance
Circuits programmables (FPGA, µC, DSP)
Langage Machine (Assembleurs)
ASIC, SoC, SiP
Analyseurs de spectre, analyseurs de réseaux...
Physique des semi-conducteurs et des composants
Capteurs et Microsystèmes (MEMS)
Systèmes de communications
Optoélectronique|Photo émetteurs et récepteurs...
CEM, ESD
Appareils de mesure
Langages (C/C++, Shell, VHDL, VHDL-AMS, Verilog)
Technologies III - V (GaAs, InP, GaN, etc.)
Asservissements (analogiques et numériques)
Traitement du signal
Technologies silicium (CMOS, BiCMOS, etc.)
Conception de cartes électroniques

Entreprises

  • Manpower - Ingénieur de conception en intérim

    Nanterre cedex 2015 - 2015 Conception de ...
  • Groupe Randstad France - Ingénieur instrumentation électronique en intérim

    Saint Denis 2014 - 2014 caractérisation de modules électroniques embarqués au moyen de divers appareils de mesures (oscilloscope, analyseur de spectre…).
  • Randstad - Ingénieur de conception en intérim

    Saint Denis 2013 - 2014 Etude et conception de circuits...
  • Alten Technology France - Consultant Ingénieur

    Boulogne Billancourt 2012 - 2013 1/ De mars à juin 2013 : Concepteur systèmes radiofréquences (RF) en plateau technique à Sèvres:
    Etude et modélisation sous Simulink (Matlab) et Scilab du bloc de communication RF sans fil (émission-réception) d’un système d’aide à la conduite en bande ISM (Bluetooth, WiMAX et GPS).

    2/ De mars 2012 à mars 2013 : Designer analogique, mixte, RF et Millimétrique en assistance technique à Toulouse.
    •Modélisation comportementale du bloc Synthétiseur de fréquences à PLL à 77 GHz de l’émetteur FMCW d’un Radar pour application automobile sous ADS et par codage en VHDL-AMS sous Mentor Graphics.
    •Conception, via les outils GoldenGate (en simulations) et autres, sous l’environnement CADENCE d’un multiplieur de fréquence par 2 en structure différentielle dans la technologie BiCMOS SiGe 180 nm.
  • Groupe Randstad France, Toulouse - Ingénieur Concepteur de circuits intégrés [CI] et Traitement du signal

    2011 - 2012 1/ Conception (Saisie de schémas, simulation et layout inclus) tour à tour d’un comparateur XOR et d’un diviseur de fréquences à bascule D en technologie CMOS 45 nm sous CADENCE pour le bloc ADPLL d’un transceiver on chip WiMAX porté à la fréquence 3.5 GHz.

    2/ Simulation et mise à jour d'algorithmes de démodulation numérique de signaux (OOK, FSK, GFSK, etc.), sous MATLAB, sur cible DSP.
  • Canadian Fabless Company, Montréal (Québec) - Concepteur de circuits et systèmes intégrés analogiques, mixtes et RF

    2010 - 2011 1/ Caractérisations en banc de mesure sur un récepteur GPS L1 C/A prototype du concept SDR (Software Defined Radio), incluant du codage VHDL sur FPGA.
    2/ Définition et modélisation comportementale sous ADS d’une tête de réception multibande à échantillonnage direct RF (en anglais « Direct RF Sampling ») selon le concept SDR pour une intégration complète en technologie CMOS submicronique sous forme de RFIC, en vue du traitement de tout le spectre GNSS (GPS, GLONASS, GALILEO et COMPASS) disponible en bande L ([1 – 2] GHz) sur la décennie 2010 – 2020.
    3/ Conception du bloc LNA multistandard quadri-band GNSS [L1, L2, L3, L5] sous CADENCE en technologie CMOS 65 nm TSMC.
  • IMS [CNRS UMR 5218] Bordeaux - Ingénieur Concepteur de Circuits intégrés

    2008 - 2009 1/ Conception sous l'environnement CADENCE (saisie de schémas, simulations, layout) d'oscillateurs commandés de type "Low power RF ring oscillators", avec 53 inverseurs différentiels en structure CML plus un buffer, dans la filière BiCMOS SiGe:C 130 nm du fondeur STMicroelectronics.
    2/ Tests de fiabilité post-layout (DRC, LVS et PLS) d’oscillateurs contrôlés (VCO) générant des fréquences allant de 3.8 à 4.7 GHz sur des surfaces de silicium de 0.53 mm2 pour chaque circuit intégré.
  • Freescale Semiconductor - Ingénieur stagiaire

    2008 - 2008 1/ Modélisation comportementale, avec les outils ADS Analog/RF (Agilent) et MATLAB (pour l’étude de la stabilité du système), d'un synthétiseur de fréquences à PLL fractionnaire incorporant un modulateur sigma-delta d’ordre 3 dans son diviseur fractionnaire.
    2/ Configuration et simulation en modulateurs FSK et GFSK. Prise en compte du bruit de phase en simulations et en mesures, puis validation d’un modèle générant des fréquences situées entre 300 et 500 MHz.
    3/ Modélisation mathématique de la contribution en bruit de phase des différents blocs du synthétiseur de fréquences à PLL.

Formations

Réseau

Annuaire des membres :