Menu

Oussama ABASSI

GRENOBLE

Electionslégislatives 2024

RETROUVEZ GRATUITEMENTRésultat législatives à Saint-Martin-d'Hères
Résultat législatives dans l'Isère

En résumé

Titulaire d'un diplôme de doctorat en sciences et technologies de l'information et de la communication et d'un diplôme d'ingénieur en télécommunication, j'occupe depuis juin 2014 un poste d'ingénieur chercheur au CEA-LETI. Ma principale mission est de participer au développement d'un environnement de vérification pour une architecture multi-coeurs ARM Cortex-A53. Je suis ouvert à toute opportunité dans le domaine de l'électronique numérique (développement VHDL/Verilog, vérification, prototypage FPGA ...).

Mes compétences :
C/C++
FPGA
VHDL
Verilog
Shell
UVM
SystemVerilog

Entreprises

  • CEA-LETI - Ingénieur chercheur

    GRENOBLE 2014 - maintenant Développement de méthodologie et environnement de test pour architecture multi-coeurs.
    Environnement technique: VHDL, Verilog, SystemVerilog, UVM, QVIP, csh, Perl, TCL, QuestaSim, TestLink, Bug Tracker, svn, git.

  • LabSTICC, Université de Bretagne Sud - Doctorant

    2010 - 2014 - Conception, développement et prototypage FPGA d'un décodeur LDPC non-binaire de nouvelle génération.
    - Étude des performances de l'association des codes non binaires et des modulations de même ordre (APSK, CCSK ...).
    - Proposition d'une nouvelle technique d'égalisation fréquentielle et de démodulation CCSK dans le cas d'une transmission de type SC-FDE et comparaison avec le cas d'une transmission de type OFDM.
    - Rédaction de publications scientifiques et de brevets.
    - Présentation des travaux dans des conférences internationales (WCNC, PIMRC, SIPS).

    Environnement technique: VHDL, C, Matlab, émulateur FPGA CHIPit, carte FPGA ZedBoard, Xilinx ISE, ModelSim, CodeBlocks.

  • Orange - Stagiaire

    Paris 2010 - 2010 Développement d'une IHM pour l'émulateur FPGA CHIPit de ProDesign

    Environnement technique: Visual C++, MFC, VHDL, UMRBus, ModelSim, Xilinx ISE.

  • LabSTICC, Université de Bretagne Sud - Stagiaire

    2009 - 2009 Simulation C et développement VHDL d'un décodeur EMS dans le cadre du projet européen DAVINCI.

    Environnement technique: C, VHDL, CodeBlocks, Xilinx ISE, ModelSim.

Formations

Pas de formation renseignée

Réseau

Annuaire des membres :