Menu

Qingshan TANG

Rungis Complexe

En résumé

J'ai suivi la spécialité Système Embarqué et Traitement d'Information pour mon ingénieur qui a abordé les sujets vastes tel que Informatique, Télécommunication et Electronique. Ma thèse CIFRE est effectivement un travail d'ingénieur R&D dans le domaine de Système Embarqués, particulièrement sur Multi-FPGA plateforme de prototype.
Vous pouvez me contacter par l'email: qingshan.tang@gmail.com ou par téléphone: 06 78 47 74 51

Mes compétences :
Linux
Mac OS
Microsoft Windows
Synopsys (HAPS, ZEBU)
DINI Group
Xilinx(Virtex,ISE,PlanAhead,EDK,Vivado,Chipscope)
Altera (Stratix,Quartus,SOPC builder,SignalTap)
VHDL/Verilog
Script (Python, Bash, TCL)
JAVA, Eclipse
C/C++, SystemC, Visual C++, Keil C

Entreprises

  • Synopsys - R&D

    Rungis Complexe 2014 - maintenant Emulation and Verification (Zebu, Proxima, HAPS, VCS)

  • FLEXRAS TECHNOLOGIES (acheté par Mentor Graphics, 01/2015) - Ingénieur R&D

    2011 - 2014 Sujet : « Méthodologies de Génération Automatique de Plateforme de Prototypage sur Mesure pour Systèmes Embarqués »

    (1) Un générateur de système sur puce multi-processeur (MPSoC) (Verilog, Script)
    Topologie : mesh extensible
    Cluster Processeur : Microbalzes
    Cluster Interface : diagnostique par UART avec host
    Routeur : Fast Simple Link (FSL)
    Langage : Verilog,Script(bash, tcl)
    Outils : Xilinx ISE Design Suite
    Hardwares : Xilinx FPGA Virtex-5 et Virtex-6, SERDES
    Implémentation : 2 cartes multi-FPGA DN9000K10PCI et DNV6F6PCIe (DINI Group)

    (2) Mise en œuvre de OpenSparc T1 en plateforme multi-FPGA (MPMC, DDR2) Hardwares : Xilinx FPGA Virtex-5, MPMC, DDR2
    Système : Linux
    Implémentation : carte multi-FPGA DN9000K10PCI (DINI Group)

    (3) Flot automatique pour générer un plateforme multi-FPGA sur mesure (Python) Langage : Python avec XML

    (4) Synthèse d'interconnexion d'un plateforme multi-FPGA sur mesure (Python) Hardwares : DNV7F4A, HAPS, Carte Multi-FPGA de prototypage sur mesure Langage : Python
    Multiplexage : Logic Multiplexage et ISERDES/OSERDES

    (5) Algorithme de routage global en plateforme multi-FPGA (C++, Algorithme) Langage : C++, Librairie std
    Algorithme : Pathfinder, Dijkstra(Algorithme le plus court chemin)

    (6) Architecture de multiplexage pour prototypage en future (Transceiver, Virtex-7) Hardwares : Xilinx FPGA Virtex-7, Transceiver
    Implémentation : Carte multi-FPGA FPP25 (REFLEX CES)

  • ENSTA ParisTech - Stagière

    Palaiseau 2010 - 2010 Sujet : « Partition et placement amélioré sur plateforme multi-FPGA pour système sur puce multi-processeurs (MPSoC) »

    (1) Optimisation Multi–Objectifs placement et routage (FPGA, C, Script, VHDL)
    Algorithme : « Non-dominated Sorting Genetic », Simulated Annealing
    Hardwares : Xilinx FPGA Virtex-5
    Language : C, Bash Script

    (2) Optimisation du placement et routage Multi–FPGA (ZeBu – Xilinx multi-FPGA)

  • LAL - Stagière

    2009 - 2009 Sujet : « Traitement des données avec la carte Altera FPGA avec PCIExpress »

    (1) Réalisation d’une série de mémoires par MegaFunction et VHDL

    (2) Débogage avec SignalTap en Quartus et téléchargement sur la carte

  • LGEP - Stagière

    2007 - 2008 Sujet : « Contrôle des systèmes électromagnétiques à l’aide de circuits FPGA »

    (1) Réalisation du correcteur PID (Proportionnel, Intégral, Dérivé par VHDL)

    (2) Conception et fabrication de la carte PCB à l’aide de CAO (Protel 99 se)

Formations

Réseau

Annuaire des membres :