Mes compétences :
Vhdl
C
RTL Design
Altera Quartus
FPGA
Microprocesseur
Nios II
MATLAB
Développement Hardware
Xilinx ISE
C++
Python
Xilinx Vivado HLS
Xilinx Vivado
Entreprises
NovaSparks
- Ingénieur Design FPGA
2016 - 2016Stage de Fin d’étude
Optimisation de timing et en fréquence d'un module déjà existant.
Mise a niveau d'un module de Stratix IV vers Stratix V : reprise presque complète du module, l’interface d’entrée a été changée entre les 2 plateformes.
Assystem
- Ingénieur Stagiaire en développement électronique
Courbevoie2013 - 2013Stage en entreprise dans le cadre de la 2ème de Master
Conception du schéma d’une Plateforme de développement équipé d’un ZYNQ. Ecriture d’IP en VHDL pour le contrôle de périphériques connectés
INSTITUT PASCAL
- Ingénieur Stagiaire en développement VHDL
2012 - 2012Stage en laboratoire dans le cadre de la 1ère année de Master.
Implémentation matérielle du modèle mathématique de cartes de saillances de Laurent Itti sur FPGA :
Traitement d’image sur FPGA en VHDL pour extraire des informations dans une scène filmée par une caméra.
