-
WYPLAY
- Test Leader
ALLAUCH
2013 - maintenant
-
SmarDTV
- QA Project Leader
2012 - 2013
-
AMESYS
- Ingénieur Design et Vérification Fonctionnelle
Aix-en-Provence
2007 - 2007
05/07 - 06/07 Artware- Texas Instrument (France puis Maroc)
(2 mois) Ingénieur vérification fonctionnelle
Prise en main consécutive de 2 projets en vérification d’IPs qui ont été stoppés :
-Premier projet : Vérification IP dans le domaine de téléphonie mobile 3G
-Deuxième projet : Vérification vidéo de l’IP ILF2 (Loop Filter), département DSP Architecture and Specification(TI)
o Stratégie de vérification mise au point.
o Test plan rédigé.
Formation Flow3 Synthesis Tools
Formation sur la norme H264
02/07 – 04/07 Altran Méditerranée (France)
(3 mois) Ingénieur Validation Détaché
Projet Interne Altran : Contribution à la réalisation d’une alarme de piscine :
-Mise au point d’un plan de test pour valider l’électronique suivant les deux normes française et américaine
-Validation des maquettes expérimentales réalisées
-Test de vieillissement des capteurs de pression
-Test de vérification sur site et analyse des résultats obtenus
Prise en main d’un projet de design et de vérification par simulation d’une IP Thalès Communication (Meudon la forêt- Paris)
-Lecture de la spécification
-Etude de ce qui a été réalisé
-Projet stoppé pour des raisons budgétaires
Formation TCL/TK
-
SAGEM
- Chef de projet
PARIS
2007 - 2012
ingénieur Chef de Projet : Déploiement Produits
Ingénieur Chef de Projets Set Top Box
Validation Middleware DLI, Validations Fonctionnelles, Infrastructure DVB, Développement TU Drivers HAL3
Objectifs :
- Responsable sur le cycle Produit de la spécification au déploiement et maintenance des produits SAGEMCOM
- Mettre en place, dimensionner et conduire les équipes de validation et de développement set top box
- Maintenir les délais vis-à-vis des clients (Canal+, France Télécom, Canal Digital, etc…)
- Mise en place de l’infrastructure DVB pour le pôle DTN (décodeurs et TV numériques)
- Assurer la qualité des travaux exigée par le client
Activités :
- Déploiement et maintenance des produits SAGEMCOM
- Management et gestion des projets et des ressources
- Estimations, planning et affectation des tâches
- Validations Fonctionnelles : Rédaction des plans de test, Tests Endurances et Minima, Functional Quality Checks, Tests Mediaguard
- Validation de la couche DLI par des tests unitaires, analyse des traces, débogage et rédaction de rapports de vérification pour les développeurs
- Relectures techniques et qualités des travaux réalisés
- Mise en place et suivi de l’infrastructure DVB pour le Site de Sagem Communication (Tunis)
- Lancement du projet de développement des tests unitaires pour le projet HAL3 (couche drivers Linux)
Résultats :
- Assurer la synergie entre les équipes R&D, les usines de fabrication et les clients finaux
- Respecter la qualité et les délais des travaux demandés par l’URD44 (Osny/Paris)
- Dimensionnement et créations des équipes de validation et de développement
- Mise en place de l'infrastructure DVB pour le pôle DTN (Sagem Communication Tunis)
Environnement technique :
- Windows, Linux
- STLinux, gcc, Ethernet, Serveur DHCP, Minicom, gdb
- CVS, PVCS, SVN, Forge, Bugzilla
-
Telecommunication and Networks/SAGEM DS
- Ingénieur logiciel embarqué/ Ingénieur qualité
2005 - 2006
11/05 - 01/07 Telnet/SAGEM DS (Massy)
(14 mois) Ingénieur système temps réel
Vérification d’un contrôleur CAN
Contribution à la création et à la maintenance des rapports du CDAM.
Suivi qualité des travaux
-Développement d’un générateur de trafic et de quelques tests dirigés utilisant le langage SCV pour un contrôleur CAN pour applications automobile.
-Ecriture de la SRS (Software Requirement Specification) à partir de la DFS Airbus pour les moteurs Rolls Royce et Engine Alliance.
-Codage des rapports en mode graphique moyennant la GPT.
-Ecriture des fichiers de test pour la simulation fonctionnelle des rapports.
-Validation sur Banc de test Avion.
-Maintenance des anciens rapports, suivi, correction et validation des FFTs(Fiche de Faits Techniques) Sagem.
-Livraisons des bases de données, des dataloads et de fichiers de Test à Sagem puis Airbus
-Collecte des retours Airbus, analyse et création des FFT (Fiches de Faits Techniques)
-Relectures techniques et qualités des travaux réalisés.
-Estimation, planning et affectation des taches.
Outils: GPT, simulateur VMK, RTM, gcc, SCV
CVS, PVCS Tracker
SQA (software quality assurance)
Protocoles : CAN
-
STMicroelectronics
- Ingénieur Design et vérification fonctionnelle
2003 - 2005
02/03 - 09/05 ST Microelectronics (Tunis)
(2 ans et demi) Ingénieur conception et vérification de systèmes à signaux mixtes et de protocoles
-Conception RTL et vérification de composants et bridges STBus
-Débogage d’une partie de l’ eVC STBus
-Mise en place des nouveaux scripts de régression
-Collecte et interprétation des informations des tests de régression
Détails des activités :
-Conception RTL du module de configuration (STBus T1) du STBus Plug : composant capable de connecter n’importe quel IP au STBus décrit en VHDL.
-Ecriture de quelques cas de test en VHDL pour la vérification fonctionnelle par simulation du composant
-Conception et implémentation d’une partie de l’environnement de vérification de la GPFIFO (Generic Purpose Fifo) utilisé par la division Set Top Box :
o Développement d’un "protocol checker" et intégration dans l’environnement
o Développement de la partie "READ" du scoreboard de la GPFIFO
o Interprétation des résultats de couverture de code (branch, statement, toggle,…)
-Conception et l’implémentation d’une partie de l’environnement de vérification du STBus Plug :
o Conception et implémentation d’une interface génératrice d’interruptions (eVC, séquences d’interruptions + les protocoles checkers relatifs à cette eVC), intégration dans l’environnement global
o Ecriture des fichiers de test
o Lancement des tests de régression et interprétation des résultats
-Conception et implémentation d’une partie de l’environnement de vérification du GENCONV (Generic Converter) : Un composant capable de connecter un Initiateur et une Target STBus de types/tailles/fréquences différentes :
o Conception et implémentation d’une eVC qui va remplacer en mode Master la LMU (Local Memory Unit) et intégration de cette eVC dans l’environnement de vérification
o Conception et implémentation des checkers de la fonctionnalité "Store and Forward"
o Implémentation de quelques protocoles checkers relatifs à l’eVC STBus
o Ecriture des scripts de test
o Lancement des tests de régression et interprétation des résultats (y compris les résultats de la couverture fonctionnelle)
-Conception et implémentation des environnements de vérification des Bridges STBusT1/AMBA(AHB), STBusT1/AMBA(APB), STBusT1/AMBA(AXI) (dans le cadre d’un projet de fin d’année) :
o Configuration des eVC
o Ecritures de scripts de test
o Définitions des points à couvrir (coverage holes) et intégration dans l’environnement de vérification
o Lancement des tests de régression et interprétation des résultats
-Conception et implémentation de l’environnement de vérification du STBus Plug Lite qui est la version "Light" de l’ancien STBus Plug, couverture fonctionnelle et de code
-Contribution au débogage de l’eVC STBus, création des interconnects STBus moyennant l’outil STBusGenKit
Outils : VManager, VBuilder, Specman, NCsim, Modelsim, Vnavigator,Synopsys CoreTools, GDMS
Langages: VHDL, langage E, Tcl/tk
Protocoles: STBUS, AMBA, AHB, APB, AXI.
