Menu

Thomas SARNO

Grenoble

En résumé

Je viens de terminer mon doctorat sur la caractérisation sécuritaire de mémoire magnétiques et je suis actuellement à la recherche d'un poste dans le domaine de la sécurité matérielle des circuits intégrés.

Je suis spécialisé dans les attaques et la cryptanalyse physique des composants électroniques, en particulier les composants mémoires.

Mon travail de recherche m'a également permis de développer des compétences en montages de bancs de tests, analyse et présentation de données et en langages de scripts.

Mes compétences :
LaTeX
Python
Cryptanalyse physique
Cadence
Montage de bancs de test
Java
Perl
Attaque matérielle de circuits intégrés
C/C++
VHDL
Verilog
Matlab
Labview
Conception pcb

Entreprises

  • Crocus Technology - Doctorant

    Grenoble 2012 - 2015 Cliquez pour modifier la description du posteCaractérisation sécuritaire des mémoires magnétiques MRAM dédiées à des applications sécuritaires.
    - Analyse des spécificités de la technologie en termes de sécurité
    - Attaques physique de composants : Champs magnétiques statiques, impulsions électromagnétiques, hautes températures
    - Cryptanalyse physique : analyse des émissions électromagnétiques
    - Recherches de contre-mesures

    Thèse soutenue le 22 octobre.
    Directrice : Assia Tria, CEA-Tech PACA

    Rapporteurs : David Naccache, ENS Ulm (Paris)
    Lionel Torres, laboratoire LIRMM (Montpellier)

    Jury : Jean-Michel Portal, IM2NP (Marseille)
    Philippe Collot, ENSAM (Aix-en-Provence)
    Anne-Lise Ribotta, EMSE (Gardanne)
    Bruno Mussard, Crocus Technology (Grenoble)
    Ali Alaoui, Crocus Technology (Grenoble)

  • Jiaotong University - Analog Design Engineer

    2011 - 2011 Conception et simulation d’une PLL à large bande passante technologie TSMC 0.18u

    VCO (Voltage Controled Oscillator) :

    Objectif : avoir une plage de fonctionnement fréquence proportionnelle à la tension de l’ordre de 400MHz.
    • Architecture en oscillateur en anneaux à base de paires différentielles, avec une charge variable en fonction d’une tension de commande pour faire varier la fréquence.
    • Adaptation du courant d’alimentation à la tension de contrôle de l’oscillateur pour augmenter les performances (multiplication de la plage de fonctionnement en fréquence par 10 - 700MHz)
    • Simulation sous Cadence (Spectre)

    PLL Complete :
    • Adaptation des autres blocs au courant d’alimentation variable (modification de l’architecture et/ou redimensionnement des transistors)
    • Optimisation des paramètres (tailles de composants) pour augmenter la rapidité, le gain et la surface.

  • Ecole Nationale Supérieure des Mines de Saint Etienne - Ingenieur dévellopement

    2011 - 2011 Implémentation en VHDL d’une fonction de hachage cryptographique de la future norme SHA-3 : Skein


    • Transcription de l’algorithme de la publication en architecture VHDL (optimisation du nombre de cellule et de la vitesse de traitement théorique);
    • Implémentation avec NCLAUNCH de Cadence, implémentation d’un code générique pouvant être synthétisé pour plusieurs types de données d’entrée (mot de 8, 16 ou 32 bits suivant la cible) ;
    • Réalisation des testbenchs et simulations ;
    • Synthèse du système (environ 30000 transistors).
    Environnement technique : simulation et synthèse RTL sous Cadence

  • Nérys - Chef de Projet Industriel Junior

    GARDANNE 2010 - 2010 Projet Industriel par équipe de 4 élèves ingénieurs : Conception et réalisation d'un prototype de système de communication sans-fil (ZigBee) pour outils de mesures physiques (vibrations sismiques) sur un coeur STM32 Cortex-M3. Développement sous environnement Labview.
    (Egalement Recherche de Brevets, Définitions du cahier des charges avec le client, Présentation du projet devant une audience d’environ 50 personnes.)

Formations

Réseau

Annuaire des membres :