Mes compétences :
Altera
Electronique
Finance
Finance International
FPGA
International
Management
Microprocesseur
Systèmes Embarqués
Systemes embarqués electronique
travail en équipe
VHDL
Entreprises
Renault
- Stagiaire étude sur la problématique du pire temps d'exécution
Boulogne-Billancourt 2009 - 2009- Participation au projet coopératif MasCotTe (Maîtrise Contrôle Temps d’exécution) avec CEA, IEF, IRCCYN, IRISA, IRIT, LAAS, Geensys, Freescale, Renault.
- Etude des méthodes, techniques et outils pour la maîtrise du temps d'exécution d'applications temps réel
- Benchmark de 3 outils d'estimation du pire temps d'exécution
- Rédaction de recommandations/exigences pour les cahiers des charges Renault
Novasparks
- Senior Application Engineer
2009 - maintenant- Responsable support avant et après vente Europe et Asie
- Démonstration / présentation / formation produits aux clients
- Conception / Développement de modules VHDL pour applications financières à ultra faible latence (management de carnet d'ordres, decodage de flux financiers.)
- Design FPGA
Valeo Interior Control
- Stagiaire - Conception modèles composant smart et boucle de régulation des lampes en PWM sur Pspice
2008 - 2008• Mesures comportement composant sur banc de test BSI
• Conception de modèle smart et boucle de régulation des lampes en PWM sur Pspice
• Analyse cahier des charges clients pour valider solution retenue par Valeo pour le système de régulation des lampes en PWM
