Mes compétences :
Ingénierie
Gestion de projet
Electronique
Management opérationnel
Entreprises
SESALY
- Ingenieur électronique, chargé de projets
2017 - maintenant
Viveris
- Responsable pôle de compétences hardware
Boulogne Billancourt2015 - 2017Responsable des activités d'un pôle de compétences Electronique hardware au sein d'un grand compte du ferroviaire.
Responsable d'une équipe "projet" de 8 ingénieurs en électronique "hardware"
Pilotage des activités "composants" (Support et expertises composants, traitements d'obsolescences).
Viveris
- Responsable pôle de compétences composants
Boulogne Billancourt2013 - 2015Pilotage des activités d'un pôle de compétences composants au sein d'un grand compte du ferroviaire.
Responsable d'une équipe de 5 ingénieurs en électronique.
Support et expertises composants, traitements d'obsolescences etc...
VIVERIS Technologies
- Ingénieur en électronique
RUNGIS2009 - 2013En mission chez un grand compte du transport ferroviaire :
-Support au choix et à la mise en oeuvre de composants dans les nouveaux développements
-Veille technologique sur les composants en gamme industrielle.
-Interface technique achats composants.
-Expertises sur les composants électroniques.
-Gestion des données composants dans une base de données associée.
2007 - 2007Objectif et résultat de l’étude :
Au sein de l'équipe architecture du laboratoire ETIS l'objectif du stage était d'obtenir un algorithme satisfaisant permettant d'obtenir des ordonnancements de tâches dont la mémorisation préalable en mémoire d'un système à microprocesseur serait réalisable. Nous sommes donc parvenu à obtenir un algorithme des création d'ordonnancement dis "réduits". Nous avons dans un second temps conçu un ordonnanceur matériel capable d'être intégré au sein d'un système à microprocesseur et d'utiliser les ordonnancements "réduits". Enfin le tout a été intégrer sur FPGA Altera afin de vérifier la faisabilité de la théorie sur une applications à fortes contraintes tournant sur microprocesseur.
Les différentes étapes du projet :
- Développement d'un algorithme et de codage en C.
- Conception d'un IP matériel (VHDL) (Validations, Simulations)
- Conception d'un Système On Chip sur puce FPGA Altera
- Développement sur NIOS II, utilisation de l'OS embarqué µC/OS II
Environnement technique :
- Altera Quartus II
- SOPC Builder
- Processeur NIOS II
- OS Embarqué µC/OS II
Thalès Communications Brive la Gaillarde
- Stagiaire Technicien Electronique
2006 - 2006Diagnostic, réparations de matériel de radiocommunication d'avions.
