-
Intitek
- Ingénieur Intégration et Validation Système de signalisation CBTC (métro) IN SITU Ansaldo STS
Lyon
2013 - maintenant
Réalisation des tests d'intégrations pour système de signalisation ferroviaire (métro) :
- simulation de l'environnement via un simulateur National Instrument (simulation d'accéléromètres analogique et numérique, capteur tachymètre, communication MVB,...)
- vérification des cartes MTOR (tout ou rien) garantissant l’information (des entrées / sorties) via un système complexe de « relai relu »
- cycle de développement très court (travaux seul en autonomie, directement en contact avec l'utilisateur)
Support pour le service production / manufacturing et pour les tests de type (climatique, vibratoire et CEM)
- analyse d'un système complexe (prise en main des schémas de câblage du système, synoptique)
- connaissance des interactions et communications entre les sous éléments (bus de terrain : MVB, profibus, CTODL )
- analyse de fichier de traces logiciel
- rapidité d'exécution et de prise de décision
Développement embarqué SIL4 en C et ADA sur cible Coldfire :
- évolution du bloc coupleur (modification de la communication avec l'environnement extérieur)
- évolution du bloc applicatif : étant donné que le système fonctionne en 2 parmi 3, la modification du logiciel embarqué dédié au test permet de commander l’émetteur de la liaison TMS (messagerie avec la rame métro). Par exemple l'émetteur pris en compte ne sera pas forcément l'émetteur actif mais un redondé.
Autres activités :
- Développement d'autres tests d’intégration cible bas niveau :
développement de tests utilisant un équipement N.I. (langage C) afin de pouvoir tester chaque module électronique (fonction FPGA, ADC,etc…)
- Chargement d’un micro noyau Linux sur carte Coldfire, programmation de la couche applicative via liaison ssh
- Rédaction de document : « Version Sheet » système et logiciel, Plan de test, Catalogue de test, etc...
- Utilisation de logiciel de gestion de configuration CVS (création de TAG, module et branche)
-
Ausy
- Ingénieur développement système critique IN SITU Thalès Avionics
Sèvres Cedex
2012 - 2013
Maintenance des logiciels embarqués critiques DO178B DAL A sur calculateurs avioniques
Validation du standard I12 du FMGC SA - Intégration des TCAS « système anticollision »
Ecriture de tests automatiques pour le calculateur FMGEC LR selon la spécification Airbus BDS
Ecriture de test de niveau 1 (blue label) du standard B621 du calculateur FAC
Portage des tests de « recoupement » pour FMGC pour les nouveaux bancs IMB :
- Automatisation de l’exécution des tests de validation
- Développement et validation des tests sous RTRT
Environnement: calculateur FMGC (FM/FG), Unix
Matériel : Simulateur avionique, banc d’essai boucle ouverte et boucle fermée, analyseur logique sur processeur 80286,
Langage : C, ASM
Outil : clearcase, RTRT, Gala, XADELE, IDEM (espion des bus ARINC)
-
Ausy
- Ingénieur intégration de la gateway (DVB-RCS DVB-S2) IN SITU THALES ALENIA SPACE
Sèvres Cedex
2011 - 2011
Participation à l'AIV et maintenance du produit a9780 sous la norme DVB-RCS et DVB-R2.
Etude des équipements RF Rx et Tx (modulateurs, robustesse du signal),
Traitement du signal en bande L (1Ghz),
QoS ATM, étude des trames MPEG/MPE, IP, ATM,
Adaptation de la modulation du signal en fonction du temps météo (indice Es/No) pour le signal TX ou de la porteuse pour le signal RX.
Environnement: Gateway (intermédiaire entre terminaux et réseau terrestre), serveurs et switchs redondants, Linux (Débian), Windows XP, Postgre
Matériel : Serveurs Dell, routeurs et switchs JUNIPER, démodulateur Thales et STM
Langage : C, scripts shell, SQL
Outil : GTEM
-
Ausy
- Ingénieur validation système sol (IN SITU ASTRIUM)
Sèvres Cedex
2010 - 2011
AIV sur la partie CSU (segment sol) de la famille des satellites Helios (observation terrestre).
La CSU regroupe un ensemble d’applications permettant la mise en œuvre et l’utilisation des satellites Helios.
Etant donnée la caractérisation militaire du projet, ce dernier est classifié confidentiel défense.
Définition de la stratégie de validation sur les composants systèmes (DUT, MNS, CSO),
Rédaction des procédures, d’essais,
Mise en configuration des plateformes d’essai,
Déroulement des tests (planification d’une journée mission du satellite),
Recherche d’anomalies,
Rédaction de rapports d’essais et de fiches d’anomalies,
Présentation des rapports d’essais à ASTRIUM.
-
Ausy
- Ingénieur développement & validation de système critique
Sèvres Cedex
2009 - 2009
Evolution du calculateur FCU de manière à intégrer les cartes des aéroports.
Ce projet respecte la norme DO178B-A.
Activités menées (cycle en V) :
A partir des spécifications, créations des documents de conceptions (étude de la solution technique),
Développement en assembleur des différentes fonctions à modifier,
Créations des tests unitaires,
Mise en place de revues de pairs (norme DO).
-
Ausy
- Integration & validation du système CMS de l'A400M (IN SITU AIRBUS)
Sèvres Cedex
2007 - 2009
Intégration du CMS (Centralized Maintenance System) pour le projet A400M sur une plate-forme NSS (noyau linux + sur-couche applicative dédiée).
Environnement avionique : bus ARINC A429 et AFDX vers BITE StdA / StdB
Environnement simulation : mise en place du CMS sur plate-forme représentative (NSSTool) + simulateur (mode interactif/normal) des BITEs
Documentations techniques : ABD100, ICD
Principales activités :
Production d’un plan de tests fonctionnels à l’aide des spécifications fonctionnelles,
Debogage : résolution de problèmes lors de l’intégration via Eclipse pour le code source de l’application (java), problèmes shell (lancement, arrêt, watchdog),
Création d’Outil afin d’automatiser certaines tâches (installation de l’application CMS (java).
-
Ausy
- Ingénieur système embarqué aéronautique
Sèvres Cedex
2007 - 2013
-
LAAS-CNRS , Toulouse
- Recherche (optimisation et configuration du power pc MPC5554)
Toulouse
2007 - 2007
Stage au CNRS (groupe sûreté de fonctionnement) pour le compte de Renault et Freescale pour remplacer le processeur Star12X par un processeur type PowerPC (MPC5554). Etude dans un environnement critique, le temps maximum d’exécution (WCET) afin d’allouer correctement les ressources et garantir l’exécution dans les tranches de temps imparties. Ce temps est d’autant plus difficile à déterminé vu la complexité croissante des nouveaux processeurs.
Voici les différentes étapes validées :
étude de l’architecture des processeurs (gain des caches, du prédicteur de branchement, latence mémoire etc…),
étude et chargement des benchmarks EEMBC pour l’automobile ainsi que de l’application de la climatisation des voitures Renault,
implémentation du micro-noyau temps réel pour l’automobile : OSEK.
Environnement : compilateur CodeWarrior (cross-Compiling), WinIdea
