Menu

Caaliph ANDRIAMISAINA

Gif-sur-Yvette

En résumé

Ingénieur R&D avec 6 ans d’expérience post-doctorat dans la conception de circuits numériques pour les applications de traitement du signal et d’image. Expertise dans les étapes de conception partant de la spécification jusqu’à l’implémentation sur cibles ASIC et FPGA.

Mes compétences :
C/C++
Xilinx ISE / Vivado / Vivado-HLS
VHDL
Matlab
Microsoft Visual C/C++
ASIC
Tcl/Tk
SystemC
ModelsimSE
GCC/GDB
Subversion
C-shell
Microsoft Windows
Linux
FPGA

Entreprises

  • CEA Saclay - Ingénieur chercheur en conception d'architecture de systèmes embarqués

    Gif-sur-Yvette 2010 - maintenant * Conception d'un ASIC numérique implémentant une architecture de processeurs massivement parallèles pour le traitement d'images proche pixels ;
    * Implémentation d'algorithmes de vision sur FPGA ;
    * Conception d'un module matériel pour supporter les opérations de synchronisation dans une architecture multi-cœurs embarquée ;
    * Conception d'un module matériel pour interfacer un outil de simulation en systemC et un émulateur à base de FPGAs ;
    * Encadrement de jeunes ingénieurs durant la conception de circuits numériques ;
    * Coordination d'un projet ANR pour la conception d'ASIC numérique à base de réseaux de neurones pour les applications de vision

    Outils : Modelsim, Design Compiler, DFT compiler, Primetime, Vivado, MATLAB, GCC, Gantt project
    Langages : VHDL, C/C++, C-shell, TCL, MATLAB

  • Université de Bretagne-Sud - Ingénieur de recherche

    2008 - 2010 * Proposition et implémentation en C/C++ d’algorithmes d’optimisation de partage de ressources pour la synthèse d’architecture
    * Participation au développement d’outil de synthèse d’architecture

    Outils : Modelsim, Xilinx ISE, GCC, Microsoft Visual C++
    Langages : VHDL, C/C++, C-shell

Formations

Réseau

Annuaire des membres :