Menu

Chafiq SAKOUAT

Paris

En résumé

J aime le foot. allez L'OCS

Entreprises

  • Valeo - Ingénieur de développement/intégration /architecture

    Paris 2013 - maintenant Intégration et expertise logiciel temps réel embarqué
    - Développement logiciel
    - architecture logiciel "AUTOSAR"
    - Intégration
    - test temps treel
    - optimisation

    Outil: Treos, Geny, Systemdesk...
    Micro: Bolero, Rh850, Infinein Tricore


  • AKKA technologie - Ingénieur d'étude

    Paris 2010 - 2012 Participation au développement de l'architecture électronique du projet ATUTE véhicule éléctrique.
    Pilote messagerie CAN et "couches basses, couche intérmediare, OS" dans le cadre d'un développement de deux calculateurs électroniques.


    Réalisation:
    Spécification de la messagerie CAN/CANopen de l'ensemble du véhicule.
    Configuration des calculateurs CANopen (esclaves).
    Développemnt d'un driver couche basse CAN (émission et réception des trames)
    Intégration logiciel (driver, couche intérmédiare, OS et couches applicatives)
    Développement d'une machine à état pour un master CANopen.
    Test et validation
    Suivie fournisseur
  • PSA - Ingénieur de validation

    2008 - 2010 Validation Diagnostique et couches basses des systèmes embarqués automobiles.

    Réalisation:

    Relecture des spécifications techniques PSA et contribuer à leur robustesse. Elaboration des plans de tests diagnostiques selon les normes UDS et KWP. Automatisation de plan de tests sur Test Stand.
    Validation diagnostique et couches basses de façon transversale pour l’ensemble des pièces EE.
    Emettre et suivre les faits techniques constatés lors des validations.
    Assurer l’assistance et les expertises sur les compétences du périmètre diagnostic et réseau.
    Suivi fournisseurs : participation aux recettes pièces, analyse des plans de tests et des rapports d’essais.
    Conformité de composant multiplexing sur le réseau CAN & LIN.

    Normes Réseau : CAN/ LIN
    Normes Diagnostic: UDS/KWP
  • Ela Médical /groupe sorin - Ingénieur d'étude

    2007 - 2008 Participation au développement d’une puce microélectronique mixte en technologie 0,8µm de chez AMS sous Mentor Graphics

    Réalisation :
    Modification du layout sur IC-Station.
    Saisie de schéma sur Design Architect-IC.
    Vérification des règles de dessin (Design Rule Checking, DRC).
    Comparaison du layout au schéma électrique (Layout Versus Schematic, LVS).
  • CEAT Electronique Samsung - Ingénieur de Validation

    2006 - 2006 Dans le service SAV :
    Réalisation des essais fonctionnels et électriques sur les téléphones mobiles Samsung employant la technologie UMTS 3G.

Formations

Pas de formation renseignée

Réseau

Annuaire des membres :