Montrouge2014 - 2015* Prototypage du frontend DOCSIS 3.1 sur les plates-formes DINI xilinx Virtex 7 :
* Résolution de problèmes de timing sur des IP ASIC portés sur FPGA à des fréquences de 108 à 270Mhz et communication RF sur câble à 5.4Gbit/s ;
* Développement d'interconnect spécifique de type NOC ;
* Projet en coopération Internationale (équipes Américaines)
Résultat : Réalisations tests d'interopérabilité avec plusieurs clients, certification DOCSIS31 en cours.
Montrouge2012 - 2013* Prototypage Hybride d'IP HDMI TX 1.4 et 2.0 sur Xilinx Virtex 6 et SOC virtuel pour processeurs d'applications STM :
* Affichage d'un stream sur télé, piloté par le Virtex 6 avec du soft exécuté dans une machine virtuelle sur ferme de calculs
* Projet en coopération Internationale (équipes Indiennes)
Résultat : Démonstration au staff et drivers réalisés par les équipes software via ce prototype avant l'arrivée du silicium.
* Prototypage d'un système de communication High Speed et temps réel (MOCA) sur FPGA Altera
Résultat : Validation en avance des circuits.
2004 - 2011* Portage, partitionnement et implémentation des processeurs d'applications et modem STE/STM sur PEPS avec 6 FPGA (Virtex 4 puis Virtex 6), pour la création d'un outil de développement software en avance par rapport au silicium
* Portages de : ARM core, USB, DDR, IP multimédia... ;
* Redesign complet de l'interconnect pour faciliter le partitionnement sur FPGA sans changer la memory map pour les développeurs software
* Simulation des modifications FPGA dans l'environnement de vérification SOC, meilleur qualité des livraisons
Résultat : Boot de linux 2 jours après réception du silicium par les équipes soft grâce à ces nouvelles plates-formes. Validation silicium accélérée.
* Conception d'un nouveau système de prototypage pour les SOC ST sur Virtex4 :
* Spécifications des cartes et de leur interconnexion en 3D (compacité et modularité du système)
* Définition du nom : PEPS (Platform for Protyping, Emulation and Software) ;
* Travail de groupe pour le suivi des sous-traitants et la réalisation des cartes
Résultat : Système utilisé plus de 5 ans jusqu'à la version 2 et le passage au prototypage hybride.
Montrouge2002 - 2005* Implémentation des processeurs d'Application avec périphériques sur plate-forme ARM (Core Tile 926, Logic Tile Xilinx et custom board)
* Portages d'IP Multimedia
* Support au développement software
Résultat : Premier « application processor » ST présenté au World GSM Congress sur carte FPGA
* Définition, spécification et suivi de sous-traitants pour la réalisation d'une carte triple FPGA Virtex 2 compatible avec la plate-forme ARM ;
Montrouge2000 - 2001* Prototypage du DSP ST100 sur FPGA Altera ;
* Aide à l'implémentation de codec MPEG2, MEPG4 et d'algorithme d'annulation d'écho
Résultat : Premier « codec MEPG4 à base de DSP » ST présenté au World GSM Congress.
Sextant Avionique Valence
- Ingénieur moyen test
1997 - 1999d'essais (Sous traitant Brime Sud pour Sextant Avionique - Valence)
* Développement des bancs de test software pour les centrales inertielles et GPS TOTEM
* Maintenance et adaptation du matériel, support des utilisateurs
* Participation à des essais en vol ;
Dolphin Intégration
- Scientifique du contingent
Meylan1995 - 1996
* Conception et synthèse de filtres numériques en Verilog, Simulations mixtes
