Christophe ANDRE

En résumé

Entreprises

• Triode+ - Stage, micro-contrôleurs

  maintenant Stage de deux mois:
  Remplacement de micro-contrôleur, étude du marché et développement pour interfaçage avec imprimante sur ColdFrire et Cyan Tech.

• Sagem Commnication - Stage: Intégration d'IPs dans system ARM

  maintenant Stage de cinq mois:
  Intégration d'IPs dans un FPGA Xilinx pour interfaçage avec system ARM, bus AMBA (APB, AHB), pour imprimante multi-fonctions.

• Docapost - Développeur Java

  Ivry-sur-Seine 2013 - maintenant

• Extelia - Développeur Java

  Ivry-sur-Seine 2011 - maintenant Développement de plateformes Java/J2EE
  
  • Développement d’une plateforme de gestion des PV d’élections des entreprises pour le ministère du travail.
  * Batchs de chargement des listes de PV d’élection. (Spring Batch)
  * IHM intranet de gestion de la plateforme. (JSF, Ajax)
  * Plateforme de gestion développée avec Spring, tourne sur JBoss 5.1 avec une base de données Postgres.
  * Génération de tableaux de bord au format Excel (Apache POI)
  
  • Développement d’une plateforme de payement en ligne pour étudiants pour le conseil général des Hauts-de-Seine.
  * IHM internet (JSF, Spring Webflow, Ajax)
  * Plateforme développée avec Spring, tourne sous Tomcat avec une base de données Postgres.
  
  Java J2EE, Spring (Injection de dépendance, Batch, Webflow), JSF, Hibernate, Postgres, STS (Eclipse), WorkbenchSQL, Tortoise SVN, Redmine.

• Elsys Design - Design FPGA

  Cachan 2009 - 2009 J'ai développé et implémenté un module de simulateur radar pour FPGA Xilinx Virtex II.
  Les principales étapes de développement furent les suivantes:
  -> Définition et recueil des spécifications au près du client
  -> Design VHDL sous Xilinx ISE
  -> Testbenchs et simulations fonctionnelles sous ModelSim
  -> Placement routage avec contrainte de timing UCF
  -> Intégration sur carte et vérification chez le client
  
  
  Environnement technique :
  VHDL.
  Xilinx ISE WebPack.
  ModelSim.
  SVN Tortoise.

• Avisto - Développeur Java

  Vallauris 2009 - 2011 NemSiS est un gestionnaire de réseaux développé en java J2EE et qui utilise une architecture distribuée n-tier. Le Core tourne sur un serveur d'application Jboss et utilise une base de données PostgreSQL connecté via JPA et Hibernate. Le gestionnaire est contrôlé via une interface cliente lancée avec java web start et JNLP. Les managers d’agent peuvent êtres déployés sur des machines différentes en fonction de la topologie du réseau et de la répartition des Network Elements.
  J'ai notamment effectuer:
  -> Développement spécifique pour modéliser les services demandés par le client spécialiste en fibre optique.
  -> Développement d’un agent SNMP comme North Bound Interface, avec Agent pro : Intégration en tant que service Jboss et développement d’EJB.
  -> Développement d’un Installeur automatisé multiplateforme (IzPack, XML, Java)
  -> Validation de l’application :
  Enrichissement du plan de test.
  Déroulement du plan de tests unitaires et fonctionnels.
  
  
  Environnement Technique:
  Java J2EE sous Eclipse, EJB3, Hibernate, JBoss 5.0, PostgreSQL, Xml, Ant, IzPack, SVN, protocole SNMP

• NXP - Design Engineer

  2008 - 2008 Intégré dans l’équipe design de la branche mobile de NXP, j’ai travaillé sur un projet de chip baseband. Mon activité à la frontière entre frontend, backend et validation, s’articulait autour de deux axes complémentaires.
  
  -> Mapping du design sur palladium.
  
  Afin de pouvoir être testé et émulé, le design devait être compilé et mappé sur Palladium. Chaque nouvelle release de l’équipe frontend donnait lieu à plusieurs deliveries sur Palladium. Mon rôle fut de préparer toutes ces deliveries.
  • Flow RTL
  Developpement de modèles pour les parties non synthétisables sur Palladium : mémoires, PLLs, pads …
  Deliveries spécifiques à la demande des équipes de validation.
  • Flow Netlist
  Mise en place du flow netlist, et flow spécifique pour DFT.
  
  
  -> Flow analyse de power
  
  La consommation d’un circuit étant de plus en plus critique, un nouveau flow d’analyse de power permettant l’analyse de vrais tests cases devait être mis en place. J’ai par conséquent établi un flow qui à partir d’un mapping palladium spécifique permettait d’analyser de façon précise les pertes et d’identifier les éléments discriminants au niveau hardware et firmware.
  
  • Génération avec Verdi-Siloti des probes essentielles
  • Mapping palladium spécifique
  • Génération du .vcd complet
  • Analyse avec PrimePower, Simvision, Verdi.
  
  
  
  Environnement technique :
  Linux.
  TempoSync.
  ReleaseBuilder.
  Cadence IXE.
  Simvision.
  PrimeTime.
  PrimePower.
  Verdi Siloti.
  Spyglass.
  System ARM, ARM9
  Bus AMBA, AHB, APB

• Texas Instruments - Design Development Engineer

  Villeneuve-Loubet 2008 - 2008 Au sein de l’équipe de développement logiciel de TI, j’ai travaillé sur un logiciel d’estimation et de caractérisation de power. Participant à l’amélioration constante de cet outil EDA, j’ai pu enrichir mes connaissances en power management, en programmation java dans l’environnement Eclipse ainsi qu’en script Perl et Tcl. Parmi ces améliorations j’ai notamment développé les points suivants.
  
  -> Développement d’un nouveau flow de génération des librairies en Perl.
  Nouvelle classification des cellules standards, nouveau format et simplification des librairies.
  
  -> Tests de régression en Tcl et Java JUnit.
  Adaptation des tests et mise en place de nouveaux tests en adéquation avec nouvelles librairies.
  
  -> Nouveau design et nouvelle classification pour standard cells en Java.
  Classification plus exhaustive par type de cellules.
  
  -> Génération et caractérisation de nouvelles librairies 45 nm.
  
  -> Optimisation de la modélisation du leakage par interpolation bi-cubique et comparaison avec PrimeTime PX.
  Développement d’un flow de Quality Check (QC).
  
  -> Nouvelle caractérisation des cellules à partir des librairies Synopsys. Obtention des courbes de leakage par lissage bi-cubique Spline. Stockage des données en Xml et génération des classes Java via Xsd (XML Schema Definition) et Jaxb.
  Plug-in offrant la possibilité à l’utilisateur de définir ses propres états de fonctionnement pour chaque cellule et d’obtenir la caractérisation correspondante.
  
  
  
  
  Environnement technique :
  Eclipse.
  Rational ClearCase.
  Solaris.
  PrimePower.
  XML, Xsd.
  Jaxb, Jacl.

Formations

• Concordia University (Montréal)

  Montréal 2006 - 2007 Hardware design, systems on chips
  
  exchange student

• Institut National Polytechnique

  Grenoble 2004 - 2007

Réseau

• Christophe PARMENTIER

• Christopher LAMBERT

• Jean-Jacques LANAO

• Jean-Michael LEGAIT

• Jerome VENTURA

• Lucille WATTRAINT

• Pierre NIZET

• Samy DJEDIDI

• Stéphane MONIN