Menu

Pierre NIZET

FERRAND

En résumé

Ingénieur ENSERG (INPG) de formation, après 8 ans passé à réaliser de la conception de FPGA dans le milieu de la défense, j'ai décidé de changer d'orientation en rejoignant l'entité R&D Electronique de Michelin.

Mes compétences :
Shell
Traitement d'image
Perl
Xilinx
Automobile
Défense
Gestion de projet
DSP
FPGA
Architecture Electronique

Entreprises

  • Michelin - Ingénieur R&D en électronique

    FERRAND 2015 - maintenant Conception, développement et intégration de systèmes électroniques en lien avec le pneumatique.
  • M B D A - Concepteur FPGA/SoC

    Le Plessis-Robinson 2008 - 2015 Concepteur circuit spécifiques FPGA:

    * Analyse du besoin
    * Devis
    * Définition de l'architecture de haut niveau
    * Définition de l'architecture des sous blocs
    * Conception d'un environnement de test automatique
    * Codage VHDL
    * Validations RTL
    * Génération des bitstreams
    * Validations post routées
    * Aide à l'intégration sur cible

    Gestion de sous traitants et travail d'équipe en contexte international

    Réalisations sur cibles Xilinx (Spartan, Virtex), Actel et Altera
  • Renault SA - Pilote Dévelopement Hardware

    2007 - 2007 Gestion de projet électronique dans le milieu Automobile, Le projet à été pris en cours dont les principaux axes sont :
    - Suivit du développement hardware
    - Coordination / Support / Suivi des actions réalisées
    - Réponse aux exigences systemes
    - Suivit des validations (CEM,Software,SdF)
    - Mise en place de méthodes de Fiabilité
    - Audit des sites de production
    - Chiffrage

    Compétences développées :
    - Gestion de projet international
    - Relationnel
    - Expertise Technique
  • ST Microelectronics - Designer Hardware

    2007 - 2007 Stage de fin d'étude ayant pour but la conception, l'implémentation et le test d'une plateforme de test et de validation d'un protocole de communication inter-chip (UniPro) dédié à la téléphonie mobile 4G sur un FPGA Xilinx.

    Partie Hardware
    - Intégration et création d'IP
    - Utilisation des outils Xilinx (ISE,Chipscope,...) et d'outils internes ST
    - Implémentation
    - Test
    - Tunning

    Partie Software
    - Création de Code en C
    - Calcul de Statistiques (Débits,Temps de latence,...)
  • Renault SA - Designer

    2006 - 2006 Stage de 3 mois au sein d'une unité de R&D au sein de Renault dont le but était la simulation, la création et l'implémentation sur FPGA d'un algorithme d'asservissement de fréquence pour un actionneur de nouvelle génération:

    - Simulations analogiques
    - Simulation et Implementations VHDL
    - Implementation C sur micro controleur
    - Tests

Formations

Réseau