Menu

Christophe TIMON-DAVID

SIMIANE COLLONGUE

En résumé

- Développement layout de circuits analogs, digitaux, IOs ou memoires flash sous Cadence
- Réealisation de floorplan sur des produits relatifs au smart card
- Impléméntation des spécificités analog, mixed signal et DFM,
- Utilisation des outils de vérification DRC et LVS calibre et Assura.

- Savoir faire dans les méthodes d’analyse et préparations physico-chimiques en laboratoire d'analyse de défaillance
. Microscopie optique / électronique
. Plasmas et analyse EDX
. Preparation et manipulation d'échantillons
. Localisation de defauts
. Tests sous pointes

- Connaissances process.
- Sensibilité sur les aspects ESD liés au process et au design.

- Utilisation des outils et appareils de mesure dans des domaines variés de la physique :

- Utilisation des OS Windows, Linux et Unix.

Mes compétences :
Layout

Entreprises

  • STARCHIP - Layout / PNR

    2012 - maintenant - Réalisation physique d'une mémoire flash basée sur un point memoire SST. Construction de l'ensemble de l'overheah (decodeurs et contrôle de la memoire). Le projet et son routage hyérarchique ont été realisés sous Virtuoso 6.15 en technologie LFounfry 110nm.
    - Dessin de blocs analogique (régulateurs, bandgap, vfo ...) et IOs en technologies Grace, SMIC, LFoundry sous cadence 5 ou 6.
    - Réalisation de test chips pour validation intermédiaire des cellules.
    - Mise en place du floorplan des circuits complets (smart card) en interaction avec l'équipe de routage, et prise en compte des contraintes ESD.

  • ATMEL - Layout

    Rousset 2001 - 2012 Développement de librairies en microélectronique :
    - Layout de cellules USB,blocs analog cellules standard et IOs dans un environnement Cadence.
    - Utilisation du flow de conception, virtuoso et virtuoso XL, vérifications DRC et LVS sous Assura et Calibre. Utilisation des outils de placement routage VCR et VCP.
    - Prise en compte des contraintes liées aux sensibilités électrostatiques des circuits (ESD), et amélioration de la densité. Optimisation de la surface et des rendements à travers des outils DFM.

  • ATMEL - Analyse de defaillance en microelectronique

    Rousset 1996 - 2001 - Élaboration de rapports d'analyse sur des circuits défectueux pour cause de fiabilité, ESD, problèmes de retours clients ou perte de rendements en production.
    - Analyse de plaques pour la mise en place de nouveaux process. Contacts proches des personnes travaillant en fab.
    - Analyse et tests d'assemblage ou de packaging.
    - Utilisation d'appareils de mesure et de test : microscopie optique confocale, microscopie électronique, oscilloscope numérique, microprobing.
    - Préparation physique d'échantillons : Utilisation de produits chimique, plasmas et métallisation sous vide. Microanalyse de particules aux rayons X et localisation de défauts à l'aide de cristaux liquides.

Formations

Pas de formation renseignée

Réseau

Annuaire des membres :