Menu

Clément JAUFFRET

SCEAUX

Electionseuropéennes 2024

RETROUVEZ GRATUITEMENTLe résultat des européennes à Sceaux ainsi que le résultat des européennes dans les Hauts-de-Seine.

En résumé

Ingénieur en électronique et traitement du signal avec une thèse d'instrumentation en physique, je travaille depuis 11 ans en tant qu'ingénieur / chef de projet FPGA, d'abord dans la recherche puis dans les télécommunications.

Mes compétences :
ASIC
Electronics
Electronique
FPGA
Front End
Microelectronics
Microélectronique
VHDL

Entreprises

  • Nokia XHAUL (préc. Alcatel-Lucent WT) - Ingénieur / Chef de projet FPGA

    2009 - maintenant Liaisons radio point à point (outdoor / indoor).
    Firmware de 10 cartes électroniques (2 générations de produit) :
    • Architecture
    • Développement de code VHDL & Verilog (Ethernet 1/2.5/10Gb, switching, QoS, LAG, framing, modem, transport de synchronisation, 1588v2, interactions SW embarqué)
    • Simulation
    • Backend (Place & Route, Timings)
    • Debug (A niveau système et détaillé (in situ))
    • Optimisation (de ressources et timings).
    Collaboration avec des équipes chinoises, américaines, grecques et italiennes.
    Depuis 2012, en sus, responsable de projet, planification, encadrement de développeurs, relations avec autres centres de compétence (HW/SW/Tests).
    Depuis 2016, création/formation/encadrement d’une équipe dans un nouveau site (Grèce).

  • Laboratoire Leprince Ringuet (LLR), CNRS/IN2P3, Ecole polytechnique - Stagiaire

    2005 - 2005 Stage ingénieur (7 mois) :

    Banc de test des cartes de concentration de données trigger du baril de l'expérience CMS (LHC) : test JTAG d’interconnexions, code VHDL (traitement de données, liens séries haute vitesse, accès VME).

  • Laboratoire Leprince Ringuet (LLR), CNRS/IN2P3 Ecole polytechnique - Ingénieur recherche

    2005 - 2008 Participation à la conception, au développement, au test et à la validation de l'électronique pour un nouveau concept de détecteur de physique des particules :

    • Partie numérique d'un ASIC mixte (AMS 0,35µ BiCMOS SiGe).
    • PCB intégrant 4 ASICs et 1 FPGA.
    • Code VHDL du FPGA pour le pilotage et la lecture des ASICs
    • Librairie de pilotage par USB en language C
    • Evaluation des performances de la chaîne d'acquisition
    • Tests avec des rayons cosmiques et des faisceaux de particules

  • Laboratoire Leprince Ringuet (LLR), CNRS/IN2P3 Ecole polytechnique - Stagiaire

    2004 - 2004 Stage technicien (3 mois) :
    Code VHDL pour le banc de test des cartes Front-end de l’expérience CMS

Formations

Réseau

Annuaire des membres :