Mes compétences :
BASH
JAVA
FPGA
VHDL
ADA
Verilog
Synopsys
UML
GIT
Langage C/C++
Latex
Linux
Buildroot
Entreprises
Defacto Technologies
- Ingénieur Logiciel EDA
Narbonne2019 - maintenant
Gorgy Timing
- Ingénieur Logiciel Embarqué
2013 - 2019
ARM
- Optimisation d'un processeur "low power" (Cortex-A12) - Stage
2013 - 2013- Design : Verilog, ARM v7 Instruction Set
- Validation: Testbenches, System Verilog Assertions
- CAD tools: Mentor Graphics Modelsim, Synopsys, Cadence, Verdi
- Scripts d'automatisation: Makefile, Bash, Perl
- Git, presentation PowerPoint + rapport LaTeX
Laboratoire TIMA
- Optimisation d'un logiciel de synthèse Haut niveau
Lyon2012 - 2012Optimisation d'un outil de Synthèse Haut Niveau pour inclure l'utilisation de composants mémoires multiports et leur génération automatique.
- Outil écrit en C traduisant du code source C "implémentable" en une description Verilog/VHDL.
- Integration de la nouvelle configuration (memoire multiport ) dans l'existant.
- Scripts d'automatisation : Makefile, Bash
- Git, Presentation et rapport en Anglais et sous LaTeX.
