Menu

Florence RONDARD

CHATEAUBOURG

En résumé

Chef de projet en électronique pour l'étude et le développement d'IP radio, conceptrice analogue RF de circuit intégré pendant 10 ans, architecte système radio pendant 9 ans et ingénieur d'application RF pendant un an, j'ai participé au développement de produits de haute technologie pour la téléphonie mobile et pour le câble TV.

Mes compétences :
Connaissance des principaux standards RF pour appl
Budgétisation et Modélisation des performances du
Connaissance des fonctionnalités et performances l
Connaissances en traitement du signal, programmati
Signal processing with Matlab & Simulink , Communi
U-Boot & Linux embarqué : formation par Orsys
Design Methodology ,Visual System Simulator : form
LabVIEW Fondamental 1: formation par National Ins
Comprehensive VHDL for FPGA design, Advanced VHDL
Technologies de fabrication des circuits imprimés
Méthodes AGILE / SCRUM : formation par ACP PMI
Connaissance en procédé qualité: DFM, DFT, brainst
Gestion de projet technique, du temps et des risqu

Entreprises

  • Renesas Design France - Ingénieur RF Application

    2013 - 2014 Intégration et validation de la partie radio sur la plateforme smart phone solution de référence et la génération future. Vérification et validation des fonctionnalités et des performances 2G (GMSK/8PSK), 3G, LTE RF. Utilisation de CMU et CMW, d'analyseur de réseau et de spectre, de générateur de signaux, de petits matériels RF.

  • RENESAS DESIGN FRANCE - Concepteur RF analogue

    2009 - 2012 Chef de projet en électronique analogique d'IP radio transceiver.
    Responsable du développement de la partie récepteur Front End pour un circuit radio 2G/3G/LTE: création et suivi du planning, report des problèmes, proposition de solutions au problème ou au requête client, support aux équipes transverses, formation et support aux débutants de l'équipe projet de 4 personnes.
    Etude de l'IP2 au niveau système plateforme et conception dans le RFIC. Responsable de la calibration de l'IP2 sur plateforme. Equipe projet de 6 personnes.
    Conception en CMOS 65nm de LNA et Mixer: concept, développement, layout puis validation par simulation sous Cadence Analog Artist et par tests en laboratoire. Validation de blocs LO en réceptio et analyse des couplages par simulation sous Analog Artist et Momentum puis tests en laboratoire (utilisation d'analyseur de réseau et de spectre, générateur de signaux, NF meter, diode à bruit et petits matériels RF).
    Mise en place de bancs de tests RF pour l'évaluation du RFIC. Participation à leur automatisation.
    Participation aux négociations pour la sous-traitance d'IP, spécification de l'IP sous-traité et suivi des livraisons.

  • RENESAS DESIGN FRANCE - Architecte système RF

    2008 - 2009 Responsable de la spécification des performances pour un RFIC TRX CMOS 65nm 2G/3G/LTE: coordination des études de spécification RX avec les design leaders, écriture du cahier des charges. Equipe projet de 5 personnes.
    Etude de la spécification "dual cell" LTE. Présentation de la méthodologie du cycle en V: spécification-conception-développement-fabrication-test-intégration-validation.

  • NXP Semiconductors - Concepteur en électronique RF analogue

    Colombelles 2007 - 2008 Conception et layout sous Cadence Analog Artist puis validation au laboratoire de parties analogues RFIC pour produit câble TV et application voix en technologie 0.25µm BICMOS. Equipe projet de 12 personnes.

  • Philips Semiconducteurs / NXP - Architecte système RF

    Suresnes 2000 - 2007 Responsable de la définition radio d'un transceiver multimode 2G/3G/HSUPA basé sur une architecture polaire. Technologie du procédé en RFCMOS 65nm. Simulation sous ADS / Ptolemy. Etude conjointe avec les architectes systèmes de Caen/Sophia/Nuremberg/Zurich.
    Responsable de l'architecture de circuit radio 2G GSM/EDGE. Défi technique pour réduire la taille en maintenant les hautes performances sur les applications.
    Support du système d'une famille de produits 2G GSM/EDGE. Amélioration des spécifications pour un meilleur rendement et une adéquation des performances dans application. Validation des modifications majeurs de performances du cahier des charges par tests au laboratoire (CMU) sur smart phone de référence. Equipe projet de 10 personnes
    Participation à des études systèmes au sein du groupe innovation. Modélisation de radio TX GSM en architecture polaire, de radio 2G/3G multi- mode RX en architecture ZIF and NZIF. Modélisation de FRACN PLL. Simulation sous ADS /Ptolemy et Matlab / Simulink. Budgétisation des performances sous Excel.

  • Philips Semiconducteurs - Concepteur en électronique RF analogue

    1995 - 2000 Chef de projet d’IC BICMOS 0.5µm jusqu'à l'industrialisation du produit. 2G GSM récepteur et premier transmetteur pour 3G WCDMA. Planification des taches, suivi de l'avancement, report des problèmes, participations au développement(simulation et tests de performances), suivi des tests de caractérisation, d'analyses de fiabilité, d'ESD, sous-pointe et en pré-production. Equipe projet de 7 personnes. Développement en co-design avec le client partenaire Ericsson.
    Conception de parties d 'IC pour applications cellulaires: LNA, Mixer, Filtre, Bus 3 fils.
    Stage de fin d'étude (avril 1993-août 1993): étude de la conception de filtre analogique FI pour récepteur GSM.

  • ST MicroElectronics - Concepteur RF analogue

    1993 - 1995
    Concepteur de blocs analogue IC pour applications automobile en technologie NMOS.

Formations

  • INSA TOULOUSE (Toulouse)

    Toulouse 1992 - 1993 Master 2 Microélectronique

  • Université Rennes 1

    Rennes 1987 - 1992 Master 1 Electronique-Electrotechnique-Automatisme

Réseau

Annuaire des membres :