logo
Menu

Franck BADETS

PARIS

Résultats examens 2026

RETROUVEZ GRATUITEMENT Le résultat du bac à VoironLe résultat du brevet à Voiron

En résumé

Mes compétences :
Électronique Analogique
Conception Circuits Intégrés Analogiques mixtes Et
Management De projet De recherche
Management De projets Européens

Entreprises

  • CEA LETI - Ingénieur de Recherche

    PARIS 2011 - maintenant conception d'interfaces capteurs pour applications low power (biomédical) et environnement sévère (hautes températures)
    montage de projets collaboratifs (ANR Europe)

  • STMicroelectronics - Senior Analog Designer

    2008 - 2011 - Concepteur RF Analogique de Circuits telecommunications pour applications spatiales

  • STMicroelectronics - Senior RF Design Engineer

    2000 - 2008 Management d'une activité de recherche sur les architectures de synthétiseurs de fréquence et d'émmeteurs RF Low Power
    Encadrement de quatre thèses.

    Implication dans des projets europeens:
    -MuMor : (IST) : multimode radio
    -SWANS : (MEDEA) : plateforme pour reseaux decapteurs sans fil responsable Work Package design RF
    -TUNAMOS : (IST) : Réalisation d'oscillateurs nanomagnétiques. Responsable Work PAckage design RF et dissemination.

    Design de PLL classiques( entiéres et fractionnaires) pour clients internes

    8 brevets, 25 publications

  • Laboratoire IXL (maintenant IMS) Bordeaux - Doctorant

    1996 - 2000 Etude de l'intégration d'oscillateurs verrrouillés par injection sur les technologies silicium (BiCMOS 0.8 um et CMOS 0.25 um) pour les applications RF 2.4 et 5.2 GHz.
    - Caractérisation et optimisation d'inductances
    - Proposition d'une théorie de prédiction de l aplage de verrouillage en fonction des composants passifs utilisés.
    - Intégration
    - Mesures des echantillons réalisés

  • CAEPE - Scientifique du contingent

    1995 - 1996 - Etudes autour d'un conditionneur numérique. Ajout d'une fonction de programmabilité sans modification du lien série. Programmation d'une liaison série modulée NRZ et du séquencement d'écriture lecture dans une EEPROM (utilisation d'un FPGA Xilinx)

Formations

Réseau

Annuaire des membres :