Hafidhi MOHAMED MOURAD

En résumé

Entreprises

• Utah State University - Doctorant

  2015 - 2015 Élargissement des connaissances sur les architectures tolérantes aux fautes matérielles, intégration dans un nouveau
  groupe de travail, partage des connaissances scientifiques.

• Université de Bretagne-Sud - Ingénieur Recherche & Développement

  2014 - 2017 Résumé — Avec l’avancée technologique, la minimisation des transistors et la réduction des tensions
  d’alimentation ont permis de concevoir des applications complexes à faible consommation. Cependant,
  en abordant les limites de l’intégration des transistors de faible tension d’alimentation, la fiabilité des
  circuits devient critique. Les circuits sont sujet des erreurs dues aux perturbations environnementales,
  défauts de fabrication et interférences. L’apparition de ces erreurs peut affecter le comportement du
  circuit et générer en sortie un dysfonctionnement du système. Par conséquent, il est de plus en plus
  important de considérer les effets de ces erreurs dans la conception des futurs circuits.
  L’objectif de la thèse est de traiter la fiabilité des systèmes numériques et d’introduire de nouvelles
  techniques de tolérance aux pannes permettant de construire des applications de traitement de signal
  fiables sur un électronique peu fiable. Un exemple d’application a été considéré durant la thèse: les
  modules de poursuite dans un récepteur GPS. Ces modules contiennent un ensemble d’applications de
  traitement de signal avec des exigences de fiabilité différentes : fonction de corrélation, boucles fermées,
  machine d’état, générateurs de codes et de porteuses. À partir d’une version standard d’un récepteur
  GPS, des mécanismes de redondance ont été proposés et ajoutés pour concevoir un récepteur GPS plus
  tolérant aux erreurs. Un circuit intégré (ASIC) sera conçu en utilisant la technologie 28 nm pour valider
  les performances de ces techniques et faire les tests de mesures de consommation d’énergie. Au cours
  de la thèse, une plate-forme d’émulation a été conçue pour préparer l’environnement expérimental à
  utiliser une fois l’ASIC fondu.
  
  Abstract — There is continual motivation to scale down transistors and reduce the supply voltage of
  circuits. However, by approaching the limits of transistor scaling and operating at a minimal supply
  voltage, circuit reliability has emerged as a critical concern. Circuits become more and more susceptible
  to errors due to Process, voltage and temperature (PVT) variations. Occurrence of errors can affect the
  behaviour of circuits and generate a permanent system failure. Therefore, it is increasingly important
  to deal with errors effects in order to keep future devices working properly.
  The objective of the thesis is to address the reliability in digital systems and introduce new fault
  tolerant techniques to perform reliable signal processing applications on unreliable hardware. An
  example of application has been considered in the thesis: the tracking process of GPS receivers. It
  contains a very interesting set of different signal processing problem with different requirements of
  reliability: Correlation process, tracking loops (recursive operations), state machine, Gold and carrier
  generators. Starting from a noiseless GPS receiver, redundant mechanisms have been proposed and
  added to design a more resilient GPS receiver tolerant to errors. An Application-Specific Integrated
  Circuit (ASIC) will be designed, based on thesis results, using the 28 nm technology to validate the
  performances of the proposed techniques performances. During the thesis, an emulation platform was
  designed to prepare the experimental environment for the ASIC.

• LABSTICC - Ingénieur stagiaire

  2014 - 2014 Développement d'une architecture robuste pour la génération des codes C/A au cours de la phase de poursuite d'un signal dans un récepteur GPS.

• Embarqués - Ingénieur stagiaire

  2013 - 2013 Étude de la localisation et du routage pour un système e-Health: l'information implémentation et simulation du protocole de routage réactif, AODV, sous Contiki.
  
  

• Cynapsys - Ingénieur stagiaire

  2013 - 2013 Thème : Étude de la localisation et du routage pour un système e-Health : implémentation et simulation du protocole de routage réactif, AODV, sous Contiki
  
  Environnement technique: C sous le système d'exploitation Contiki

• Network Expertise Tunisia - Stage de Formation Humaine

  2012 - 2012 Découvrir l’architecture du réseau mobile et assister au début de construction, à l’acceptante et la maintenance des sites BTS pour l’operateur Tunisiana.

• Tunisie Télécom - Stage de Formation Humaine

  2012 - 2012 Découvrir l’architecture du réseau téléphonique commuté, les techniques de transmission ainsi que les équipements en relation

Formations

• Université Bretagne Sud (UBS)

  Lorient 2014 - 2017 Doctorat

• Ecole Supérieure Des Communications De Tunis (Tunis)

  Tunis 2011 - 2014 Diplôme d'Ingénieur en Télécommunication

• SupCom, Ecole Supérieure Des Communications De Tunis (L'Ariana)

  L'Ariana 2011 - 2014 Diplôme d'Ingénieur en Télécommunications

• Institut Préparatoire Aux Etudes D'Ingénieurs De Tunis - IPEIT (Tunis)

  Tunis 2009 - 2011 Concours national d’entrée aux cycles de formation d'ingénieurs

• Institut Préparatoire Aux Etudes D'Ingénieurs De Tunis - IPEIT (Tunis)

  Tunis 2009 - 2011 Admission dans le concours national d'entrée aux cycles de formation
  Tunisie, Rang : 152/3022.

• Lycée Rue De Russie (Tunis)

  Tunis 2008 - 2009 Baccalaureate Degree
  
  Mention : Bien

• Lycée Rue De Russie (Tunis)

  Tunis 2005 - 2009 Baccalauréat

Réseau

• Bilel DK

• Haniya BOUSBA

• Ihsen BOUGHABA

• Ramy CHARFEDDINE

• Semia BENAMARA

• Serge COMBES