Menu

Imed MABROUK

GARDANNE

En résumé

Mes compétences :
VHDL
C
DO-254

Entreprises

  • Silkan RT - Ingénieur R&D

    2012 - maintenant Design & Verification VHDL, Verilog & SystemVerilog

  • BARCO Silex; ZI Rousset Peynier - Ingénieur FPGA; Consultent AUSY

    2011 - 2012 Vérification de design FPGA

    (DO254 certification, level B, SagemSD, Airbus, Aéronautique ...)

  • FT R&D Orange Labs - Ingénieur FPGA

    2010 - 2011 Suite de la mission du projet de fin d'études.

    Contexte Général : Sécurité-Cryptographie: Concours SHA-3.
    Objectif: Implémentation/Optimisation hardware d’ECHO : candidat Orange Labs au SHA-3 avec la réalisation d'une version bas coût.

    Environnement technique : VHDL, C, PERL, Windows, Linux, ModelSim, Xilinx ISE, FPGAXilinx, Visio, LaTeX

  • FT R&D Orange Labs Issy les moulineaux - Projet de fin d'études

    2010 - 2010 Contexte Général : Sécurité-Cryptographie, Concours SHA-3 lancé par l'agence fédérale américaine de technologie (NIST) dont l'objectif est de définir un nouveau standard cryptographique.
    Sujet : Implémentation/Optimisation hardware d’ECHO : candidat Orange Labs au SHA-3 avec la réalisation d'une version haut débit et une version bas coût.

    Bilan : Trouvez cette implémentation "haut débit" sur le site ECRYPT II regroupant toutes les implémentations hardware de touts les candidats SHA-3 (Mabrouk and Benadjila, référence [28] ) sur
    http://ehash.iaik.tugraz.at/wiki/SHA-3_Hardware_Implementations.

    Environnement technique : VHDL, C, PERL, Windows, Linux, ModelSim, Xilinx ISE, FPGAXilinx, Visio, LaTeX

  • Sagem Communications - Stage: Apprenti Ingénieur

    2008 - 2009 Contexte Général : Télécoms, industrie grand public (exemple: imprimantes multifonctions)
    Contenu:
    1. Etude/application de la technique du 'Halftoning' sur des images de tests.
    2. Etude/amélioration (obsolescence).
    3. Reverse Engineering et documentations.

Formations

Réseau

Annuaire des membres :