Jean-Francois LEROY

En résumé

Entreprises

• Aw eurpe

  maintenant

• ADEO Services - Quality Manager Conception MDH

  2017 - maintenant

• AW EUROPE - Manager Production Engineering

  2013 - 2017 * Supervision of :
  - Manufacturing engineering department (3 teams, 20 employees)
  - Test engineering department (2 teams, 20 employees)
  - Quality Control department (4 teams, 25 employees)
  - Supplier Quality Department (2 teams, 10 employees)
  - Production IT team (1 technician)
  
  Business = electronics devices production for automotive industry (Tear 1, Navigation Systems and Automatic Transmissions).
  Customers = Audi, VW, Toyota, Seat, Lamborghini, Porsche, Skoda, Bentley, Opel, GM, NVidia, Lexus
  
  * Suppliers auditor (Product quality, ISO/TS)
  
  * Factory methodology improvement

• AW EUROPE - Deputy Manager Production Engineering

  2007 - 2013 - Encadrement du département Production Engineering (3 équipes, 20 personnes, 8 lignes de production de systèmes électroniques), amélioration méthodologique de l’usine, audits qualité fournisseurs, veille technologique.
  -Project leader de production des systèmes de navigation « low cost » pour Toyota.

• AW EUROPE - Quality control supervisor

  2006 - 2007 Encadrement du département de contrôle qualité (2 équipes, 20 personnes, 4 lignes de production de systèmes électroniques)

• AW EUROPE - Test engineer

  2005 - 2006 Ingénieur de test - production électronique : développement/validation/suivi de process de test (production de systèmes de navigation Audi)

• Bull - Ingénieur en conception électronique

  Les Clayes-sous-Bois 2001 - 2005 -Conception, simulation, mise au point et validation d’un système sur FPGA Xilinx, gérant différents signaux de contrôle, différents dialogues et la configuration de serveurs BULL NOVASCALE (processeurs 64 bits Intel Itanium 2, Chipset Intel E8870).
  -Conception (logique et physique) et mise au point de cartes électroniques pour serveurs BULL NOVASCALE (« fonds de panier » 12 à 16 couches ; FPGA ; alimentations multiples ; technologies IBM-ScalabilityPort, USB, I2C, JTAG ; hotplug). Relations fournisseurs élec.
  -Mise en place d’une méthodologie de vérification de système sur FPGA, avec des équipes de simulation avancée et de vérification par preuve formelle.
  -Conception de tests-système JTAG automatiques pour serveurs BULL NOVASCALE.
  

• Philips - Ingénieur stagiaire en développement d'ASIC (micro-électronique analogique)

  Suresnes 2001 - 2001 Etude sur la réduction de la consommation d’un Digital Cross Point Switch (ASIC, matrice de commutation 68*68) : manipulation de technologies BiCMOS Si et SiGe 0.18µm, étude et design d’étages analogiques différentiels.

Formations

• ISEN

  Lille 1996 - 2001 Ingénieur

Réseau

• Baudouin GENOUVILLE

• Christophe LEVEUGLE

• Claude RAYNAUD

• Fahed TAHRAOUI

• Grégory BASSEMENT

• Guillaume CORNU

• Hugo GEORGE

• Jean-Brice LE GAYIC

• Jean-Marc RAIMBAULT

• Vianney WAQUET