Menu

Jerome BACON

Courbevoie

En résumé

Mes compétences :
Piano

Le résumé de ce profil est encore très bref.

Vous pouvez aider Jerome à mieux valoriser son parcours en lui suggérant d'ajouter quelques détails supplémentaires.



Vous pouvez lui suggérer d'en écrire plus en lui envoyant un message. Pour cela ajoutez d'abord Jerome à vos contacts.

Entreprises

  • Thales Optronique - Ingénieur FPGA

    Courbevoie 2012 - maintenant Plein de choses

  • Vitec Multimedia - Ingénieur Electronique (FPGA et carte)

    2011 - 2012 - Choix de composants
    - Saisies de schémas électroniques
    - Suivi de routage
    - Architecture de systèmes FPGA
    - Programmation VHDL
    - Programmation C
    - Debuggage de cartes

    Lattice, Altera, Xilinx, Atmel Qtouch

  • Viveris Technologies - Ingénieur Electronique

    RUNGIS 2009 - 2010 - Rédaction de specs
    - Saisies de schémas électroniques
    - Architecture de systèmes FPGA
    - Programmation VHDL
    - Programmation C
    - Debuggage de cartes
    - Tests et validation

    Altera, Actel, Xilinx, ADSP

  • Doremi - Ingénieur

    2007 - 2009 Ingénieur
    Conception VHDL, implantation sur FPGA Altera, microprocesseur NIOS II et programmation C appliqués au domaine de la video professionnelle et du cinema numérique.
    Simulation sous Modelsim, compilation sous Quartus II.
    Doremi est leader sur le marché des serveurs de cinema numérique.

  • Alten chez Renault - Ingénieur d'etude

    2006 - 2007 Responsable d'application pour les calculateurs d'injection Bosch EDC16C36 installés dans les vehicules Renault à moteur Diesel 1,9l dci de la gamme X84 (Mégane, Scenic).
    Tests, validation fonctionnelle, specification logicielle

  • Stage - Ecole Nationale des Télécommunications de Paris(ENST) - Département Comelec - Stagiaire

    2005 - 2005 Implantation Hybride (matérielle sur FPGA Altera Stratix et logicielle sur microprocesseur SH4) de différents algorithmes :
    · Compression JPEG
    · Réception radio numérique (Rake)
    · Codage canal (LDPC)


    - Mise au point d’un environnement de test.
    - Analyse des algorithmes en C.
    - Ecriture en VHDL des parties calculatoires des algorithmes (partage) :
    o Compression JPEG : DCT, codage de Huffman
    o Réception radio numérique : MRC (Maximum Ratio Combining)
    o Codage Canal : LLR (Log-Likelihood Ratio)
    - Développement bas niveau (en C) des procédures d’échanges de données entre le microprocesseur et le FPGA.
    o Gestion du contrôleur de BUS
    o Utilisation du mode DMA
    - Développement en VHDL/Verilog de l’interface de communication sur le FPGA permettant la communication avec le microprocesseur.
    - Étude de performances des différentes implantations.
    - Rédaction du rapport final

  • T-Online France /Club-Internet - Technicien SAV ADSL

    2001 - 2007 - Analyse des problématiques ADSL
    - Appels sortants techniques pour résolution des problèmes
    - Rédaction de rapports
    - Transmission des tickets aux opérateurs de télécom

Formations

Réseau

Annuaire des membres :