Menu

Julie VOLLAND GONIN

Tours

En résumé

Ma formation au département Génie electrique de l'INSA Lyon ainsi que mes expériences professionnelles (poste de developpeur software embarqué et d'ingenieur design numerique chez ST, projet de fin d'étude en Suede en microelectronique et stage sur l'électronique embarquée), m'ont permis d'acquérir des compétences en developpement et verification de logiciel embarqué, électronique numérique, développement FPGA & ASIC, développement HW/SW sur système embarqué et gestion de projet.

Mes compétences :
Arm
ASIC
Assembleur
Assembleur ARM
Assembly
ChIP
Conception
Conception Design
Cryptographie
Design
Digital
Electrical
Electronique
Firmware
FPGA
Hardware
HARDWARE & SOFTWARE
Microcontroleur
Microcontroller
microcontroller programming
Microprocesseur
NOC
Perl
Programmation
Programming
Sécurité
Simulation
Soc
TCL
Verilog
VHDL

Entreprises

  • Movea - Ingenieur Firmware

    Tours 2012 - maintenant System Engineering group
  • ST-Ericsson - Ingénieur développement logiciel embarqué

    2009 - 2012 Membre d'une equipe en charge du logiciel embarque en memoire ROM (code de boot et de securite), tout premier code execute par un SoC pour les APE et les Modems. Ce code embarque :
    * les drivers de memoires externes ( eMMC, Flash, USB, UART etc...)
    * l'authentification des images de boot a l'aide de differents algorithmes de cryptographie
    * l'initialisation du systeme dans un environnement multi-coeurs
    * la mise en place de l'environnement de securite TrustZone du microprocesseur ARM
    * la gestion de l'API for les couches superieures secures et publiques

    Participe à la conception, au développement et à la validation du logiciel embarqué (ROM Code - couche bas niveau) et du firmware pour les plateformes de téléphones portables nouvelle génération (C, Assembleur, architecture ARM - cortexA9, cryptographie, aspects de sécurité, scripting, outils logiciels) :
    * Conception et spécification des nouveaux codes ROM à partir des requêtes clients
    * Implémentation du code Boot ROM en C et assembleur sur cible ARM CortexA9 et CortexA15 dans des environnements multicoeurs
    * Participe à l'amélioration de la sécurité de la plateforme
    * Développement des API implémentant des services de cryptographie
    * Développement et validation des suites de tests pour vérifier le code ROM sur émulateur Cadence Palladium à l'aide du debugger Realview de ARM RVDS et de Lauterbach Trace32
    * Fournit le support nécessaire aux équipes internes comme aux clients
  • STMicroelectronics - Ingénieur conception électronique numérique

    2006 - 2009 Participe à la conception et à la programmation des puces numériques SoC (system-on-chip) pour les téléphones portables multimédia (VHDL, Verilog, scripting, PERL, TCL, VBA, ASIC, FPGA, outils CAD) :
    -développement d'une nouvelle interface camera (SMIA & MIPI CSI2)
    -spécification & développement du testeur servant à valider cette nouvelle interface camera
    -spécification & développement d'un analyseur de bus AXI
    -responsable de la génération automatisée du RTL pour la connectique finale de la puce
    -nombreuses interactions avec le client et les équipes internationales(architecture, vérification, synthèse, STA, DFT & back-end)
  • Laboratory of Electronics and Computer Systems - KTH – Stockholm (Suède) - MSc Thesis in digital electronic conception - INTERN

    2006 - 2006 (6 months)

    - Subject : «A prototype Network-on-Chip (NoC) implementation on an FPGA»

    Project with another student and in relationship with research project Nostrum
    - VHDL programmation on Altera APEX20K target(Modelsim)
    - Conception & programmation of embedded soft cores Nios (Quartus II et SOPC Builder)
    - Programmation in C of generated soft processor Nios (Nios SDK Shell)
    - Realisation of component libraries & hardware drivers
    - Design, programmation in VHDL, simulation & implementation of the hubs
    - Comparison & realisation of clock & reset sysnchronization between remote nodes by I2C protocol, by manchester encoding & usage of a PLL (Modelsim & Quartus II)

    Results : Realisation of a Network-On-Chip demonstration board including 9 FPGAs communicating and computing in parallel
  • Fagor - Brandt - Printed Circuit Board designer INTERN

    RUEIL MALMAISON 2005 - 2005 6 months internship to « Create, conceive & prototype HMI (human machine interface) of new hob »

    English-speaking team-work internship in partnership with international suppliers
    - Generation & validation of new ideas
    - Redaction of Soleau wrappers & patents
    - Conception & validation of electronic schematics (Protel + Pspice)
    - Components choice & layout by the means of Protel
    - Electronic cards fabrication (subcontracting)
    - Microchip PIC Microcontroller in C & assembly
    - Test & validation of the concept, of the cards & of the final HMI

    Results : 3 PCB, implemented on 3 induction hob, having totally new & functional design & commands, created by respecting cost instructions for a mass production

Formations

  • Kungliga Tekniska Högskolan (Institut Royal De Technologie) KTH (Stockholm)

    Stockholm 2005 - 2006 Master SoC

    embedded system, system on chip, digital design with HDL, parallel computing
  • Institut National Des Sciences Appliquées

    Villeurbanne 2001 - 2006 Electronics, Electrical Engineering, Automatism, Embedded Software & Télécommunication
  • Lycée Marguerite De Valois

    Angouleme 1998 - 2001 S

Réseau