Menu

Lionel DAHYOT

SOPHIA-ANTIPOLIS

En résumé

Mes compétences :
Perl
CAO Électronique (CAD/EDA)
XML/XSLT
VBA
Clearcase
CMOS
Modelling Électronique
VHDL
Verilog
Linux/UNIX

Entreprises

  • Sondrel - Ingénieur d'études & développement de circuits intégrés

    2013 - maintenant Produit de traitement vidéo pour caméra ( 16nm - 2.5 ans )
    ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
    + Implémentation hardware d'un GPU au top avec initialement 3 de ses sous-blocs (39M, 9 intances de 4 blocs, 4.2M chacun).
    + Flow: adaptations du flow aux dernières recommendations Synopsys pour ICC2.
    + Outils Synopsys (DCG/ICC2/StarRC) + Mentor (Calibre).

    Processeur réseau (7nm - 4 mois )
    ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
    + En charge de la partie floorplan et exploration sur 2 blocs.
    + Outils Synopsys (DCT/ICC2).

    Produit de test pour de la vidéo Ultra-HD ( 28nm - 5 mois )
    ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
    + Produit pour verifier un USB3 Superspeed type-C. Désign contraint par le nombre d'IOs.
    + Outils Mentor (Nitro SOC, FormalPro, Calibre).

    Produit de média et navigation pour l'automobile ( 28nm FDSOI - 6 mois )
    ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
    + Implémentation hardware d'une DDR4/DDR3 incluant les PADs, 2 domaines de tensions analogues et des memoires. Contraintes importantes sur la différence de délais des signaux de l'interface DDR4.
    + Outils Cadence (Genus/Innovus/tempus/LEC).

    Produit Wireless ( 14nm - 13 mois )
    ~~~~~~~~~~~~~~~~~~~~~~~~~~~~
    + Implémentation hardware de macros impliquant de nombreux domaines de tensions, un PCIE, des PADS & l'utilisation d'une librairie spécifique.
    + Implémentation d'une solution basée sur ICC2 (Evaluation des performances et corrélation timings).
    + Outils Synopsys.

    Processeur réseau (28nm - 6 mois)
    ~~~~~~~~~~~~~~~~~~~~~~~~~~~~
    + Implémentation de macros très basses consommations, avec un grand nombre de cellules (2.5M), des interfaces très contraintes en timings & une optimisation de la latence d'horloge importante.
    + Outils Synopsys.

    Produits Wireless (28nm - 11 mois)
    ~~~~~~~~~~~~~~~~~~~~~~~~~~~~
    + Implementation Physique d'un module d'interconnecte avec un floorplan complexe nécessitant des timings réduits dans un contexte multi-tension (~30 scenarios).
    + Collaboration à la cloture des timings du coeur CPU, l'identification/résolution de problèmes top level de routage d'un circuit RF.
    + Outils Synopsys.


    Outils EDA:
    ~~~~~~~~~~~
    - Synthèse DCT/DCG/Genus.
    - ICC2/Innovus floorplan, P&R, synthèse de l'arbre d'horloge, DFM/DFY…
    - Extraction StarRC
    - PT/Tempus DMSA
    - Check d'Equivalence LEC/Formality/FormalPro
    - Calibre ou ICV LVS/DRC

  • Texas Instruments - Analyste développeur en CAO électronique (EDA)

    Villeneuve-Loubet 2006 - 2013 Extraction de package avec renommage automatique de données pour éliminer les conflits d'intégration.

    + Définition des besoins avec le client et les équipes internes.
    + Définition des spécifications, partitionnement et planning (jusqu'a 6 personnes).
    + Implementation de différents modules, qualification de la solution, déploiement et support au sein du groupe.

    Formats traités: HDL (Verilog, SystemVerilog, VHDL), SVA, CPF, IPXact...

    Outils de qualification : Spyglass d'Atrenta , Conformal LECet IES de Cadence , VCS de Synopsys, ModelSim de Mentor Graphic ...

  • Texas Instruments - Analyste développeur en CAO électronique (EDA)

    Villeneuve-Loubet 2004 - 2012 Génération automatique de modèles électroniques à partir d'une spécification completée sur Excel.

    + Dévelopment du code: Interface Utilisateur, générateurs, librairies, schemas…
    + Qualification des versions et patches, déploiement et support au sein du groupe.

  • Texas Instruments - Analyste d'étude informatique

    Villeneuve-Loubet 2003 - 2008 Elaboration, validation, coordination et déploiement d'une solution de distribution de données qualifiées en interne et pour les clients.

    + Travail dans une équipe virtuelle transversale.
    + Alignement des définitions des packages.
    + Définition de nouveaux outils pour faciliter la création, le packaging et la qualification.
    + Coordonner les distributions dans un eco-système très évolutif.
    + Analyse de métriques et définition d'actions correctives.
    + Revue techniques avec le client partenaire.

  • Texas Instruments - Développeur électronique numérique

    Villeneuve-Loubet 2002 - 2003 Développement de périphériques (USB, MMC-SD) pour 2 technologies CMOS 180nm et 130nm.

    + Synthèse (Design Compiler)
    + ATPG (Fastscan)
    + Static Timing Analysis (Primetime)
    + ECO
    + Equivalence Check (formality)
    + IP Hardening
    + Revues Signoff (DRC, LVS, EM, IRDrop, Xtalk ...)

  • Texas Instruments - Intégrateur et support client en CAO Électronique (EDA)

    Villeneuve-Loubet 1998 - 2001 Solution ASIC de Placement / Routage.

  • Texas Instruments - Développeur en CAO Électronique (EDA)

    Villeneuve-Loubet 1998 - 1998 Solution d'émulation hardware.

  • Texas Instruments - Développeur et support client en CAO Électronique (EDA)

    Villeneuve-Loubet 1997 - 2003 Solution de couverture de code RTL (Verilog/VHDL) pour mesurer la vérification fonctionnelle.

Formations

Réseau

Annuaire des membres :