STMicroelectronics
- Ingénieur sénior en conception digital
2011 - maintenantDe la spécification à l'implémentation physique
Notre produit principal est une mémoire sécurisée qui ne peut être écrite qu'une seule fois (OTP). Ce produit est décliné sur les principaux noeuds tehchnologiques de ST.
Je conçois le contrôleur digital sécurisé ainsi que les puces de test servant à la validation de nos produits. J'interviens à toutes les étapes du flot de conception digitale (spécification, définition d'architecture orientée sécurité et low power, codage RTL, vérification fonctionnelle, synthèse, placement routage, analyse timing, ).
Mon travail consiste également à proposer, développer et tester de nouvelles mesures de sécurité.
Mission au CEA-LETI de modélisation en SystemC-TLM de l’ASIC chargé de l’acquisition numérique et de la gestion des asservissements d’un magnétomètre spatial ( CNES )
• Responsable de la plateforme SystemC-TLM servant à l’étude d’architecture
• Mission principale de responsable modélisation
o Formation C++/SystemC/SystemC-TLM
o Proposition des méthodes de modélisation/simulation
o Mise en place du flot de modélisation
o Modélisation des différents composants du datapath (Générateur de sinusoïdes, différents filtres, comparateur synchrone, décimateurs, ...)
CEA-LETI/DACLE/LISAN
- Research-Engineer on multiprocessors architecture
Projet de R&D collaboratif CEA/STMicroelectronics (80 pers.) sur 4 sites de développement d’un System-on-Chip. Architecture multi-core pour systèmes embarqués (multimédias). Solutions innovantes pour le low-power et la prévention de la variabilité
• Référent CEA pour la plateforme SystemC-TLM servant à la vérification et au développement software => Gestion d’environnement sous linux et de versionning
• Mission principale de modélisation d’IP en SystemC-TLM pour la plateforme de simulation
o Modèles d’interfaces GALS (bridges), intégration du Network on Chip (NoC)
o Adaptation du protocole de communication ANoC du LETI
o Reprise de la plateforme fonctionnelle pour la rendre time-accurate
o Développement des tests de qualification timing en code C embarqué sur cible XP70
o Interactions avec les designers VHDL pour cross vérification/validation (NCSim)
Institut d'Electronique Fondamental
- Jeune diplômé
2008 - 2008Development of a compact model of a magnetic tunnel junction with switching insured by injecting a spin-polarized current inside.
