Menu

Marc TAMISIER

PARIS

En résumé

Compétences en Chef de projet/produit
- Spécification technique, gestion du cahier des charges, suivi de planning
- Gestion de produit du stade de prototype à celui de la production.
- Supervison des équipes techniques ﴾Electronique, mécanique, qualification, industrialisation) et suivi des sous-traitants

Compétences en Conception ASIC numériques
- Architecture de Systeme sur puce (SoC)
- Implementation RTL et verification
- Prototypage FPGAs et conception de cartes numériques
- Dévelopement pour processeur et emulateur

Mes compétences :
8051
ASIC
FPGA
ModelSim
Soc
Verilog
VHDL
Xilinx

Entreprises

  • Parrot - Chef de Produit

    PARIS 2015 - maintenant Responsable des aspects QCD pour le développement de produit Média et Infotainment et pilotage d'une équipe produit ﴾Hardware, Software, Mécanique, Banc de test, Industrialisation﴿.

    ‐ Participation active à la spécification technique du produit, y compris workshops avec des clients.
    ‐ Coordination des métiers impliqués sur le projet ﴾Électronique, mécanique, logiciel, qualification, industrialisation, …﴿
    ‐ Atteinte des objectifs coûts / qualité / délais
    ‐ Gestion des fournisseurs jusqu’à la mise en production

  • Parrot - Responsable Hardware Avant-Projet

    PARIS 2014 - 2016 Gestion de projet, ''Simple Box'', Autoradio multimédia.
    - Spécification du produit et définition d'un planning.
    - Suivi et coordination des équipes techniques et des sous-traitants.
    - Mise en place du démonstrateur et présentation lors du CES 2015 et CES 2016 à Las Vegas.

  • PARROT - Ingénieur Conception ASIC

    PARIS 2010 - 2015 Conception ASIC : ''Octopus III'', ASIC Tuner radio/TV.
    - Rédaction des spécifications du module Advanced Audio Interface (AAI).
    - Ecriture de code RTL (Verilog) synthétisable et modélisation SystemC.
    - Écriture en C, C++ de drivers et de programmes de test pour processeur ARM.
    - Codage de testbench, simulation RTL et netlist gate.

    Conception ASIC : ''Audios8'', ASIC Annulation active de bruit.
    - Recherche d'architecture et rédaction des spécifications.
    - Ecriture de code RTL (Verilog) synthétisable.
    - Ecriture de testbench, simulations fonctionnelles, modèles matlab.
    - Synthèse logique, simulations et prototypage FPGA (Xilinx).

    Conception ASIC : ''P7'', ASIC multimédia.
    - Rédaction des spécifications du module Advanced Video Interface (AVI).
    - Ecriture de code RTL (Verilog) synthétisable.
    - Écriture en C de programmes de test pour processeur ARM.
    - Codage RTL (Verilog) d'éléments de testbench pour valider l'ASIC (AVI, AAI, SPI...).
    - Simulation RTL et netlist gate.
    - Documentation.

  • ALTEN - Ingénieur Consultant

    Boulogne-Billancourt 2006 - 2010 -> PARROT (2009-2010) ; Sur le projet ''P6i'', ASIC multimédia :

    Vérification ASIC.
    - Écriture en C de programmes de test pour processeur ARM.
    - Codage RTL (Verilog) d'éléments de testbench pour valider l'ASIC (USB...).
    - Simulation RTL et netlist gate.


    -> SOGITECH (2008-2009) ; Sur le projet ''Octopix'', projecteur vidéo 8Mp pour simulateur de vol :

    Développement d’un contrôleur mémoire SDRAM DDR2.

    Développement d’un FPGA d’interface processeur/clavier/afficheur et avec d'autres FPGAs.

    Développement d’un FPGA de réception vidéo, de stockage d'images en mémoire DDR2, de contrôle affichage sur panneaux LCOS ou écran LCD + fonctions diverses (symétrie / overdrive / mires de test).
    - Rédaction des spécifications de besoin à partir des solutions existantes.
    - Rédaction des documents d’architecture.
    - Codage RTL (VHDL) et simulation
    - Synthèse et test des fonctions sur carte.


    -> CNRS Service Aéronomie (2006-2008) ; Pour la Charge Utile de l’expérience PICARD, micro-satellite de la filière MYRIADE du CNES dédié à l’observation du soleil :

    Développement d’un FPGA de gestion programme pour le DSP (séquence de boot, gestion mémoire Flash ou SRAM).

    Développement d’un FPGA de gestion données et de communication (gestion mémoire SRAM et DRAM, communication entre les différentes cartes par I2C, UART, USART).
    - Rédaction de spécifications des modules à réaliser et reverse-engineering.
    - Codage RTL (VHDL) de ces modules.
    - Rédaction d'un plan de validation et d'un dossier de test.
    - Ecriture de testbench, simulations fonctionnelles.
    - Synthèse et programmation FPGA.
    - Revue de schéma de la carte (modèle de vol) et tests hardware (salle blanche).

  • Dolphin Integration - Ingénieur Conception Logique

    Meylan 2003 - 2006 -> Au sein de l'équipe ROCK, fournisseur d'IP numériques (micro-contrôleurs, périphériques...) :

    Conception logique autour des cœurs de micro-contrôleur 8051/80251 : interface I2C, périphérique ECPMU (contrôleur d’horloge pour modes basse consommation) et GSC (port série multi-protocole SDLC - CSMA), contrôleur DMA, optimisation instructions DSP, désassembleur, interface d’émulation JTAG et parallèle, checkers en langage PSL, modèles de cellules standard pour une bibliothèque….
    - Rédaction des spécifications.
    - Ecriture de code RTL (VHDL et Verilog) synthétisable.
    - Ecriture de testbench, simulations fonctionnelles.
    - Synthèse logique et simulations temporelles.
    - Prototypage FPGA (Xilinx).
    - Gestion de projet.

    Outils de développement et d’émulation (RIDE) :
    - Interface avec le partenaire en charge des outils de développement logiciel.
    - Spécification, développement et validation des outils d’émulation (émulateur virtuel, émulateur matériel sur cible FPGA par JTAG).

    Etude sur les architectures System on Chip (projet de fin d'étude d'ingénieur) :
    - les bus standards (AHB et APB de ARM- CoreConnect, Wishbone, OCP).
    - faisabilité d’architectures multiprocesseur à base de processeur 8051.
    - réalisation de bridge I2C Slave / SFR, AHB / SFR.

  • TIMA - Stagiaire

    2002 - 2002 Conception d’un simulateur matériel pour le problème à N-Corps appliqué à l’électronique intermoléculaire.
    - Recherche d’une architecture type DSP pour transposer le problème physique.
    - Réalisation d'un prototype sur FPGA.

Formations

Réseau

Annuaire des membres :