Menu

Mehdi SAADANA

  • Groupe Hardi France
  • ingénieur d'études électronique embarquée

BEAURAINVILLE

En résumé

Passionné par l'électronique et l'innovation, je sais que ces connaissances poussées acquises au cours de mes études me permettront d'analyser les besoins et de prendre en charge des réalisations électroniques complexes nécessaires en vue d'une amélioration constante des outils de production et de la qualité produit .
Très motivé, fiable, rigoureux, organisé, disponible et aimant travailler en équipe, je saurai rapidement m'intégrer au sein de l'entreprise, en apportant mon expérience technique et technologique de l'électronique.
J'adapte avec une grande facilité à toute sorte de situation, je me sens capable de prendre en charge et de mener à bien les missions qui me seront confiées.

Mes compétences :
Guide +1
Développement des calculateurs
Développement des écrans

AutoCAD
Dessiner les schéma des faisceaux des machines embarquées

ISO designer
Ai ( Adobe Illustrator)
J1939, transmission moteur
Isobus
Gestion des projets

DAO
Labview
Bureautique
Traitement d'images
Java
OpenCV
Gestion de projet
Codeblocs
Communication
Electronique numérique
Electronique embarquée
Electronique
Ingénierie
systèmes embarqués
Ingénierie pédagogique
SystemC
Devc++
Microsoft Windows
Xrelais
Eagle
Microsoft Office
Microcontroleur
Simulation numérique
Conception
CAO
Quartus
XML
Flowcode
ModelSim
Qt
Simulink
MATLAB
FPGA
VHDL
C/C++ embarqué
Linux
Développement software/ hardware
Ubuntu
Développement logiciel
Xilinx
OrCAD
CodeBlocks
C++
C Programming Language
ASIC

Entreprises

  • Groupe Hardi France - Ingénieur d'études électronique embarquée

    Autre | BEAURAINVILLE 2017 - maintenant Etude et développement des projets électronique embarqué :
    - Etude et définition des composants actifs et passifs assurant les fonctions définies pour fonctions mécaniques, hydrauliques, pneumatiques et de pulvérisation,
    - Etude, développement, test et validation des fonctions embarquées,
    - Mise en place, test et validation des composants électroniques,
    - Conception et amélioration de machines,
    - Participation de la mise en point, électronique embarqué, des machines,
    - suivi de divers projets.

  • Institut Pascal - Ingénieur de recherche en microélectronique embarqué

    Clermont Ferrand 2015 - 2016 - Conception et validation des IPs de traitement d’images pour une caméra intelligente.
    - Prise en main des flots de conception des circuits intégrés numériques (FPGA & ASIC).
    - Concevoir une architecture multiprocesseur dédiée à la gestion du flot de données pour une caméra intelligente.

  • Institut Pascal - Stage de Projet de Master des systemes embarqués intelligents et communicants

    2014 - 2014 Intitulé "Etat de l’art, conception et évaluation d’un IP NoC pour réseaux de processeurs homogènes communicants".
    Notre mission était de faire une recherche globale et bien détaillée sur les NoCs puis
    développer le code (VHDL synthétisable) DMA routeur à une architecture de taille 128
    nœuds. Tout au long du processus de modification du code, le module DMA routeur a été
    testé. Ce travail a été validé avec des cibles FPGAs et ASICs de technologies de 28,65 et 130
    nm.

  • Institut Pascal - Stage de Projet de Fin d'Etude Ingénieur électronique

    2014 - 2014 Intitulé "Validation et optimisation d’un module de communication DMA routeur pour réseau de processeurs".
    Dans le cadre du portage de la méthode HNCP sur cible ASIC, un module de
    communication appelée ''DMA-Routeur'' a été utilisé. Le module est contrôlé par des
    fonctions logicielles permettant ainsi une simple utilisation et rapide intégration dans le réseau
    multiprocesseur.
    Notre mission était de concevoir un environnement de test avancé afin de valider et
    d‟évoluer le DMA routeur avant son utilisation dans une cible ASIC. Tout au long du
    processus de modification du code, le module DMA routeur a été testé. Un réusinage du code
    a été réalisé dans un scénario de flot de données important afin de faciliter le débugge et
    l‟optimisation de ce dernier. Un ajout de nouvelles topologies a été mis en œuvre.

Formations

  • Université Blaise Pascal

    Clermont Ferrand 2015 - 2016 doctorat science pour l’ingénieur

    - Deuxième année de thèse
    -Thème: Architectures des processeurs et le traitement d’image.
    - Conception et validation des IPs de traitement d’images pour une caméra intelligente.
    - Prise en main des flots de conception des circuits intégrés numériques (FPGA &
    ASIC).
    - Concevoir une architecture multiprocesseur dédiée à la gestion du flot de données
    pour une caméra intelligente.

  • ENISo (Sousse)

    Tunisie 2013 - 2015 master des systèmes embarqués intelligents et communicants

  • ENISo (Sousse)

    Tunisie 2011 - 2014 ingenieur électronique industriel "systemes intelligents et communicants"

  • Université De Sousse (Sousse)

    Tunisie 2009 - 2011 concours au grands écoles d’ingénieurs

Réseau

Annuaire des membres :