Menu

Michel BARRETEAU

Courbevoie

En résumé

Opportunité en IA de Confiance à saisir à Thales Research & Technology !
cf job ID: R0027249 sur le site web de Thales

Bienvenue et merci pour ces quelques instants passés à découvrir mon profil.

Avec une formation initiale en informatique (Doctorat), je suis passé de la recherche fondamentale à la recherche appliquée en intégrant il y a plus de18 ans le Centre de Recherche de Thales. Dans ce cadre, je pilotais la recherche relative aux "méthodes et outils d'aide à la programmation parallèle". J'y occupais également des responsabilités de management de projets de R&D européens et nationaux au sein du laboratoire "Calcul Haute Performance". Cette fonction me permettait de trouver un compromis entre mon attrait pour le management de projets (R&D) et celui relatif aux nouvelles technologies mises en œuvre dans un cadre industriel. Depuis 2018 je m'intéresse plus particulièrement à l'Intelligence Artificielle de Confiance.

Mes compétences :
Management de projets
Innovation
Nouvelles technologies
TIC
Parallélisme
Compilation
Management d'équipe
Outils de parallélisation

Entreprises

  • Thales Research & Technology - Ingénieur de Recherche en IA de Confiance

    Courbevoie 2018 - maintenant
  • Thales Research & Technology - Responsable du thème de recherche « High Performance Programming Methods & Tools »

    Courbevoie 2010 - 2018 Lab. Calcul Haute Performance (Palaiseau)

    Pilotage d'un groupe de travail sur l'Adéquation Application Architecture
    Management du laboratoire "Calcul Haute Performance" en 2015 (12 personnes)
    Recrutement d'ingénieur / apprenti / thésard

    - Chef de projets de :
    * RAPID'15 ACM (Accélération de Codes Matlab)
    * Artemis'12 COPCAMS (COgnitive & Perceptive CAMera Systems)
    * Catrene'12 OpenES (Open ESL Technologies for Next Generation Embedded Systems)
    * Pôle de compétitivité'10 System@tic SIMILAN (SIMulation & ImpLémentation haute performance Adaptées aux métiers du traitement du signal Numérique) et ’09 OpenGPU (www.opengpu.net)
    * BGLE'10 ManycoreLabs

    - Adjoint au chef de laboratoire et rôles transverses à plusieurs niveaux

    - Animateur de thème de recherche (ex : roadmap, stratégie, communication)

    - Contributeur à la valorisation des résultats des affaires afin de faciliter les transferts technologiques à des fins opérationnelles

  • Thales Research & Technology - Chef de Projets R&D

    Courbevoie 2006 - 2010 Lab. Systèmes Embarqués

    Coordination de projets collaboratifs
    * Montage de propositions européennes (ARTEMIS, ICT, ITEA) et nationales (Pôles de compétitivité FUI, ANR) incluant des relations avec certains financeurs (ex : DGCIS / coordination France)
    * Conduite (suivi, revues, planning, ressources, capitalisation, …) de projets R&D (dont 3 à 4 simultanément) : FUI'10 SIMILAN, FUI’09 OpenGPU (www.opengpu.net), ARTEMIS’09 SMECY (www.smecy.eu) en tant que coordinateur France, ARTEMIS’08 SCALOPES
    (www.scalopes.eu), IP FP7’07 INTERESTED (www.interested-ip.eu), RNTL’06 précompétitif OCELLE (ocelle.ief.u-psud.fr), FUI’06 TER@OPS embarqué – atelier logiciel (teraops-emb.ief.u-psud.fr), ITEA’05 MARTES (www.martes-itea.org) récompensé par une Silver Achievement Award et RNTL’02 pré-compétitif DREAM-UP
    * Définition d’une roadmap conforme à la stratégie Groupe (besoins des unités opérationnelles)
    * Participation à la mise en place d’un programme pilote, genèse du laboratoire actuel

    Management (transversal) d’équipe
    * Adjoint au responsable de laboratoire (ex : gestion des charges, décisions en cas d’absence)
    * Animation du thème de recherche « High Performance Programming & Tools » (vision, partenariat, valorisation, synergies, …)
    * Membre du Comité Directeur « Fonctionnement & Affaires » (charges de 23 personnes, suivi de 22 affaires)
    * Encadrement de deux ingénieurs et d’un stagiaire pour développer SPEAR, outil logiciel de modélisation, d’aide au design, de simulation de performances et de génération de code d’applications data-streaming sur des architectures parallèles (DSP, GPP, FPGA, GPU, multi-coeurs)
    * Contribution aux recrutements, entretiens d’objectifs et de développement personnel
    * Préparation à la certification ISO 9001 en tant que Correspondant Qualité Laboratoire et propriétaire de processus lié au transfert de technologies par réduction de risque
    * Encadrement scientifique d'un thésard sur le placement en contraintes d'applications radar sur Rafale
    * Résolution de conflits divers

    Amélioration de la productivité avec souci de l’innovation
    * Contribution à la valorisation des résultats des projets afin de faciliter les transferts technologiques à des fins opérationnelles (propriétaire du processus associé)
    * Membre du Comité d'Expertise des Opérations de Maturation Technico-Economique (OMTE) Digiteo
    * Force de propositions pour améliorer l’efficacité de processus et l’organisation de l’entité
    o Elaboration d’une fiche de capitalisation de résultats d’affaires (initiative identifiée comme point fort par l’auditeur ISO 9001)
    o Rédaction d’un guide pratique du chef de projets R&D (idem)
    o Propositions d’actions (correctives et préventives) d’amélioration du fonctionnement de l’entité, du groupe de recherche, du laboratoire
    * Prévision des charges à 3 ans, répartition de l’effort de recherche

    Echanges organisationnels, scientifiques, techniques
    * Montage d'un showroom illustrant les technologies du Groupe de Recherche
    * Organisation de réunions de présentations de technologies en vue de collaborations
    * Veille technologique et interface avec la communauté scientifique en vue d’intégrer de nouveaux concepts, méthodologies, technologies à un atelier logiciel en fonction des besoins client
  • THALES Research & Technology - Responsable du programme pilote outils de parallélisation

    Courbevoie 2002 - 2005 Chef de projets R&D logiciels et responsable du développement logiciel d'un Environnement de Design d'applications data-streaming sur architectures parallèles

    - Chef de projets de :
    * ARTEMIS 2008 SCALOPES : SCalable LOw Power Embedded platformS (www.scalopes.eu)
    * IP FP7 2007 INTERESTED : INTER-operable Embedded Systems Toolchain for Enhanced rapid Design, prototyping and code generation (www.interested-ip.eu)
    * RNTL 2006 pré-compétitif OCELLE : Outils logiciels pour le processeur CELL comme Exemple pour les applications Embarquées (ocelle.ief.u-psud.fr)
    * Pôle de compétitivité 2006 System@tic TER@OPS embarqué partie outils : environnement de développement complet pour la programmation d'applications sur « machine multi-processeur sur puce » (teraops-emb.ief.u-psud.fr)
    * ITEA 2005 MARTES : Model-based Approach to Real-Time Embedded Systems development (www.martes-itea.org) récompensé en 2008 par une Silver Achievement Award

    - Membre du Comité Directeur « Fonctionnement & Affaires » (charges de 23 personnes, suivi de 22 projets), coordination, interface avec les services supports (Gestion, RH, Achats, SI, ...)

    - Management de deux ingénieurs pour développer un outil logiciel de modélisation, d'aide au design, de simulation de performances et de génération de code d'applications data-streaming sur des architectures hétérogènes (DSP, GPP, FPGA, multi/many-coeurs)

    - Définition de la roadmap atelier logiciel

    - Montage de propositions pour des projets européens (Artemis, IST, ITEA) et nationaux (ANR)

    - Responsable Qualité laboratoire pour la certification ISO 9001 et propriétaire de processus (force de propositions pour l'amélioration de processus de gestion de projets, contributions citées par l'auditeur Qualité comme faits remarquables)

    - Contributeur au profil UML MARTE (www.omgmarte.org) - standard OMG


    2002 - 2005 : THALES Research & Technology - Programme Pilote SPEAR (Orsay)
    Responsable de la R&D atelier du programme pilote SPEAR "Signal Processing Environment & ARchitectures"

    - Encadrement de deux ingénieurs et d'un stagiaire pour l'implémentation de SPEAR

    - Chef du projet RNTL 02 pré-compétitif DREAM-UP réalisant un outil d'aide au placement d'applications data-streaming sur architecture SIMD (THOMSON FIRE)

    - Veille technologique et interface avec la communauté scientifique en vue d'intégrer de nouveaux concepts à l'atelier adaptés aux besoins clients (recherche amont)
  • Thales Airborne Systems - Support intégration outil de placement

    Courbevoie 2001 - 2001 Support atelier d’applications radar / sonar / télécom sur architectures parallèles Traitement du Signal

    - Intégration multi plates-formes de l’atelier du programme ESPADON basé sur le prototypage rapide (www.espadon.org), équivalent européen du RASSP américain

    - Participation à la mise en place du programme pilote SPEAR sur la base d’ESPADON

  • Thomson-CSF Lab. Central de Recherche - Responsable de développement logiciel

    1999 - 2000 1999 - 2000 : Thomson-CSF Laboratoire Central de Recherches (Orsay)
    Responsable du projet RNRT’98 exploratoire PROMPT "Placement Rapide Optimisé sur Machines Parallèles pour applications Télécoms"

    - R&D d'un environnement de placement d'applications télécoms sur System-On-a-Chip (systèmes embarqués spatiaux) incluant une unité SIMD et une unité flottante

    - Modélisation et développement objet d'une méthodologie de placement en contraintes

    - Encadrement technique d'un thésard sur le placement en contraintes d'applications radar sur avion de chasse

    - Participation à des conférences internationales et nationales
  • Lab. PRiSM (Université de Versailles) - Ingénieur expert

    1996 - 1998 1996 - 1998 : Laboratoire PRiSM - Equipe Architectures parallèles (Versailles)
    Ingénieur Expert du projet ESPRIT’95 OCEANS "Optimizing Compilers for Embedded ApplicatioNS"

    - R&D d'un processus itératif de compilation d'applications multimédia pour processeur embarqué DSP-VLIW (PHILIPS TriMedia)

    - Instrumentation d'applications multimédia et analyse de leurs caractéristiques en vue d'optimisations bas niveau

    - Rédaction de rapports scientifiques et administratifs européens et participation à des conférences internationales

Formations

  • Université Versailles Saint Quentin DESS

    Versailles 1993 - 1998 Informatique (Parallélisation / Compilation)

    Thésard jusqu'en 1997 (Equipe P. Feautrier) puis
    Ingénieur expert du projet ESPRIT OCEANS (Optimizing Compilers for Embedded ApplicatioNS) jusqu'en 1998 (Equipe W. Jalby)
  • Université Rennes 1

    Rennes 1988 - 1992 Informatique (Parallélisme) et Communications

    DEA à l'IRISA sur le Parallélisme

Réseau

Annuaire des membres :