Menu

Mustapha BOUDERBANE

NOISY LE GRAND

En résumé

Lors de diverses expériences professionnelles, j’ai acquis des compétences en gestion de projet, développement de système sur puce de type SOPC sous les environnements Xilinx et Altera, avec une bonne maîtrise des langages de description VHDL et Verilog. Je maitrise aussi parfaitement l’environnement de simulation numérique ModelSim. Et Vitrtuoso (cadence) pour l'analogique.

Mes compétences :
VHDL
Xilinx
Verilog
ModelSim
Tcl/Tk
SILVACO
Programmable Interrupt Controler (PIC)
MySQL
Microsoft Windows
Matlab
Linux
HTML
C++
C Programming Language
Assembler
Apache design solution
Apache WEB Server
Electronic Systems
Integrated Circuit
Cadence Software
Advanced RISC Machine (ARM)
Capability Maturity Model
Ethernet
OpenCV
Qt

Entreprises

Pas d'entreprise renseignée

Formations

  • Université Clermont 2 Blaise Pascal

    Clermont Ferrand 2013 - maintenant Master II Microélectronique et Architecture des circuits intégrés

    actuellement je suis en stage de fin d'études chez STmicroelectronics sur un thème intitulé " modélisation de la consommation électrique (statique et dynamique) des mémoires non volatiles sous l'outil Totem d'APACHE

  • Institut Pascal

    Clermont Ferrand 2013 - 2013 stage

    Pendant ce stage j'ai réalisé le développement d’IP de contrôle en VHDL au sein d’un FPGA EP3C120 (Altera) pour un système de vision embarqué, où j'ai réalisé les tâches suivante:
    - Contrôleur du capteur d’image
    - Contrôleur mémoire de type SRAM
    - Contrôleur de la liaison USB2.0 High Speed (Chip CY7C68013)

  • Université Clermont 1 Auvergne

    Clermont Ferrand 2012 - 2013 Master 1 technologies pour la médecine

    traitement de signal et d'image médicale, télémédecine et robotique médicale, réalité virtuelle

  • Centre De Developpement Des Technologies Avancées (CDTA)

    Alger 2011 - 2012 stage de fin d'études intitulé " implémentation de la voix sur le réseaux TCP/IP (VoIP) "

    Dans cette expérience j'ai pu implémenter l'intégration d'un codec audio G711 dans une architecture pour la VoIP après adaptation de cette dernière. où les différents IPs de l'architecture sont décris en verilog et le codec est en VHDL. et aussi j'ai implémenté un contrôleur pour l'AC97. Le prototype de l'implémentation est réalisé sur une cible FPGA vertex 5 avec le logiciel Xilinx 13.1.

Réseau

Annuaire des membres :