Mes compétences :
Java
Simulink
FPGA
C
VHDL
MATLAB
Labview
C++
Aéronautique
Nucléaire
Xilinx
Microchip
Microcontroleur
Python Programming
C Programming Language
dsPIC
UNIX
Systèmes Windows
Solidworks
ModelSim
Diesel
Entreprises
MBDA
- Ingénieur developpement C++
Le Plessis-Robinson2015 - maintenantMission Astek chez MBDA
ASTEK
- Ingénieur developpement logiciel
Boulogne-Billancourt2015 - maintenant
CMR Group
- Ingénieur Software
2014 - 2015Mission : Développement d’un AMS (Alarm Monitoring System) dans un environnement nucléaire
Objectifs:
Écriture de la spécification logicielle du GROUPE ÉLECTROGÈNE DIESEL D’ULTIME SECOURS (DUS) DE TRANCHE
Développement du firmware complet (drivers et couche applicative) selon la norme C3
Écriture de la documentation associée
Réalisations:
Rédaction de la spécification logicielle
Choix des outils de conception (Matlab, Simulink, Simulink Coder, Embedded Coder, MPLAB)
Réunions techniques avec les différents acteurs du projet
Détermination et gestion du planning de conception
Écriture des drivers du dsPIC33 (SPI, LCD, Timers, Watchdog externe, LED, Clavier, 7Segment, Séquenceur)
Écriture de la couche applicative sous Matlab/Simulink
Génération de code avec les outils Simulink Coder et Embedded coder
Formations techniques et fonctionnelles aux membres de l’équipe
Barco
- Designer FPGA
Kortrijk2013 - 2014Mission: Développement et vérification de modules VHDL dans un environnement aéronautique
Objectifs:
Optimisation et vérification de modules FPGA dédiés à la gestion d’un système de navigation de l’avion A400M selon la norme DO-254 DAL-A
Vérification de modules VHDL permettant la gestion du réseau électrique de l’avion KC390 selon la norme DO-254 DAL-B
Réalisations:
Projet A400M :
Rédaction Spécifications (Document de conceptions détaillées, Datasheet du composant…)
Optimisation de modules FPGA selon de nouvelles spécifications
Elaboration de tests unitaires dans le but de tester les optimisations
Synthèse avec Synplify
Placement routage avec Libero
Analyse de timing avec Designer
Projet KC390:
Rédaction Spécifications (DVP (plan de tests), DVVR (résultats de simulations)…)
Implémentation de testbenchs VHDL
Développement de scripts Python pour générer des vecteurs de tests
Validation par simulation RTL
Vérification de la qualité des testbenches avec le code coverage
Vérification de règle de codage avec HDLDesigner
Proditec
- Stagiaire Développement VHDL
Pessac2013 - 2013Stagiaire Développement VHDL
Proditec
février 2013 – août 2013 (7 mois)
Programmation VHDL :
Gestion de l’I2C permettant le gain de la caméra
Envoi d’objet de type ellipse pour la simulation de comprimé
Utilisation d’IP Core pour des composants divers (racine carrée, division, fifo, ram) Programmation du bitstream dans l’EEPROM du FPGA à l’aide du port PCI
Réinjection d’une image dans le FPGA
Labview :
Initiation Labview
Programmation d’IHMs
Plusieurs VIs permettant la communication avec le FPGA
Librairie de traitement d’image :
Evaluation de la librairie (fonctions, coût, portabilité), maquetage de solutions pour les problèmes rencontrés par la société.
Fonction de conversion des images au format propriétaire de la société vers un format plus classique (bmp, jpeg, tiff)
IHM sous Qt permettant de regrouper les solutions et de jouer plusieurs banques d’images
Proditec
Laboratoire de mécatronique de Cluj-Napoca
- Stagiaire Contrôle d’un bras robotisé à 5 degrés de libertés
2012 - 2012CAO du bras sous Solidworks
Modélisation du système sous Simulink
Programmation Matlab/Vrealm
IHM sous Matlab
Communication avec le bras via un câble Ethernet
Envoi de données via trames IP gérer sous Matlab (fourni par le tuteur)
Laboratoire de microélectronique de Brasilia
- Stagiaire Développement d'un programme permettant de contrôler un analyseur de spectre
2011 - 2011Familiarisation avec l’analyseur de spectre
Programmation d’une IHM permettant le contrôle l’analyseur via la programmation VEE propre à Agilent
Contrôle à distance de l’analyseur via un accès à distance