Menu

Olivier BELZ

PARIS

En résumé

14 années d’expérience dont 2 en tant que chef de projet et 3 en tant qu’ingénieur produit
Secteurs d’activité aéronautique et défense

Entreprises

  • Safran Electronics & Defense - Chef de Projet

    PARIS 2014 - maintenant • Janv. 2015 à ce jour : Développement du standard de certification du calculateur de
    freinage BCU (Braking Control Unit) de l’avion de transport militaire EMBRAER KC390.
    - Équipe de 10 personnes. Budget > 5 M€

    • Janv. 2014 – Janv. 2015 : Développement du standard de certification du calculateur de
    freinage (LGBSCU) réalisant les fonctions d’extension/rétraction des trains (Landing
    Gear), de freinage des roues arrières (Braking) et de direction de la roue avant (Steering) de l’avion d’affaire Learjet 85.
    - Équipe de 20 personnes. Budget >15 M€

    • Participation à des réponses à appel d’offre.

    • Depuis janvier 2016, suivi de développement de projet en R&T
  • Safran Electronics & Defense - Ingénieur Produit

    PARIS 2010 - 2013 Développement selon les normes DO 254 DAL A et DO 178B DAL A:
    - Nov. 2012 à Déc. 2013 : Calculateur de freinage BCU pour l’avion de transport
    militaire EMBRAER KC390.

    - Nov. 2010 à Déc. 2013 : Calculateur de contrôle du système de train (LGBSCU) pour
    l’avion d’affaire Learjet 85.

    Dans ce cadre, réalisation des activités :
    - Responsable technique de la définition de l’architecture des calculateurs et rédacteur
    de la spécification du produit
    - Interface technique avec le client
    - Validation des choix techniques des métiers hardware, software, mécanique et sureté
    de fonctionnement
    - Réalisation des activités d’intégration, de validation et vérification, de Safety of flight,
    de qualification et de certification des calculateurs
    - Rédaction de la déclaration de performance
  • Safran Electronics & Defense - Responsable de lot hardware

    PARIS 2008 - 2010 • Dans le cadre de la refonte de la centrale Sigma 50H pour hélicoptère Cougar :
    - Responsable du développement de la carte NAV (navigation/inertielle) et du bloc
    alimentation
    - Suivi de la mise en production

    • Responsable de la refonte de 2 ASICs :
    - Sélection et suivi de sous-traitants pour répondre à des contraintes "ITAR free"
    - Intégration sur les centrales inertielles
  • Thales Services - Ingénieur conception numérique

    Courbevoie 2002 - 2008 2005/2008 : Thales Communication (Colombes) - 35 mois :
    Dans le cadre de l’affaire AHV1600 (radio-altimètre numérique), développement, suivant la méthodologie DO 254 DAL B complexe, d’un FPGA (Altera Cyclone 2) réalisant une synthèse de fréquence.
    - Mise en place du dossier en vu de la certification, rédaction des plans et des spécifications
    - Mise en place de l’environnement de test en simulation et sur cible (étude du banc de test)

    Dans le cadre de l’affaire ERT560 (radio-altimètre numérique) :
    - Responsable suivi sous-traitance pour la réalisation des tests unitaires.
    - Développement suivant la méthodologie DO 254 DAL A complexe, de fonctions en microcode pour microcontrôleur propriétaire codé sur FPGA (Altera Stratix 1S30).

    2004/2005 : Thales Air Defence (Bagneux) - 10 mois :
    Dans le cadre de l'affaire MRR (Radar naval), développement d’un FPGA de la fonction GST (Gestion Spatio-Temporelle) rapide :
    - Réalisation des documents de spécification et de conception du FPGA
    - Design des FPGA (Xilinx Virtex II 3000) jusqu'au routage et tests de simulation
    - Intégration sur cible.

    Dans le cadre de l'affaire MMXc (Radar secondaire), développement de fonctions de traitement de données sur FPGA (Altera Stratix 1S40) :
    - Réalisation des documents de spécification et de conception du FPGA
    - Design des fonctions jusqu’au routage et tests de simulation

    2003/2004 : Thales Avionics (Meudon) - 14 mois :
    Dans le cadre du développement des calculateurs FCU et RDC de l’A380, réalisation suivant la méthodologie DO 178B des logiciels BOOT (DAL A et D) et FRTM (Fast Real Time Monitor, DAL A) de l’OS MiniMACS (Minimized Avionic Core Software) :
    - Gestion des forfaits
    - Codage
    - Réalisation des tests unitaires et de validation
    - Intégration sur carte cible
    - Rédaction et mise à niveau des documents (SRS, SDD, STD, STR, VDD, SAS, SUM)


    2002/2003 : Thales Air Defence (Bagneux) - 6 mois :
    Dans le cadre de l'affaire RES ARABEL (Radar Environment Simulation), développement de 2 fonctions permettant la génération de vidéo synthétique, l'ajout de celle-ci à la vidéo provenant de l'antenne et la limitation cohérente de la vidéo résultante :
    - Réalisation des documents de spécification et de conception des FPGA
    - Etude et réalisation des fonctions Sommateur et Limiteur
    - Design des fonctions jusqu’au routage sur FPGA Virtex II de Xilinx
    - Développement de tests de simulation
    - Intégration de la chaîne de traitement voie RADAR (2 cartes PUMA)
  • Thales Air Defence - Stage

    Courbevoie 2002 - 2002 Mise en oeuvre de fonctions complexes sur FPGA Virtex II, dans le cadre d'une affaire de rénovation d'un RADAR sol.
  • Thales Air Defence - Stage

    Courbevoie 2001 - 2001 Etude de faisabilité et implémentation d'une fonction complexe de compression d'impulsion sur la nouvelle famille de FPGA Xilinx (Virtex II).

Formations

Réseau