Au sein d'une équipe de 3 personnes :
- Participation a l'élaboration du document d'architecture d'un FPGA actel a partir d'une specification
- Participation a l'élaboration du document de vérification de ce FPGA en respectant le process DO 254.
- Codage RTL en VHDL du FPGA
- Codage de l'environnement de test VHDL ainsi que de scripts tcl, perl et make
- Verification virtuelle du FPGA et debugage
- Participation a l'analyse de timing et du placement routage du FPGA
- Analyse du taux de couverture avec pour objectif 100% en condition, branch, statement, fsm details et expression.
Elsys Design
- Ingenieur FPGA pour Alstom Transport
Cachan2011 - 2011Adaptation d'un plan de vérification virtuelle du a de nouvelles exigences dans la spécification d'un FPGA.
- Refaire tourner l'ancien environnement de test.
- Modification/ amélioration de cet environnement
- Valider les anciens tests
- Créer les nouveaux tests.
- Analyse de la couverture de code, avec un objectif de 100% en condition, statement, branch, expression et fsm details
- Rédaction de la nouvelle version du document de vérification
Elsys Design
- Ingénieur FPGA pour Thales,
Cachan2011 - 2011Réalisation du testbench global d’une carte électronique
Développement de modèles en VHDL
Création de l’environnement de simulation
Simulation sous ModelSim de l’ensemble de la carte
Analyse du code RTL afin comprendre les problèmes de simulation
Création de scripts (TCL/TK, PERL) afin de faciliter la simulation
Elsys Design
- Consultant en électronique
Cachan2011 - 2012
Raisonance
- Ingénieur R&D au sein du service Smartcard
2010 - 2010Stage de fin d'étude, puis CDD de 2 mois
Etude des différentes normes de communications à bases de carte à puce (ISO 14443, 15693, 7816, NFC, SWP, Felica)
Développement sur FPGA Virtex d'IP VHDL permettant de décoder puis de stocker les informations échangées.
Programmation en assembleur sur micro-controleur
Simulation puis validation sur prototype
Réalisation de tests unitaires en JavaScript
Ajout de fonctions software sous Visual C++
E2V
- Eleve ingénieur
2009 - 2009Projet industriel (6 mois à temps avec une équipe de 3 étudiants à travailler pour une entreprise)
Développement d’un module électronique d'interfaçage de capteur CCD afin de réaliser un kit de démonstration qu’E2V fournira à ses clients afin qu’ils puissent évaluer les performances de leurs capteurs.
Participation à la réalisation d’une carte analogique alimentant le capteur et intégrant un FPGA et un CAN (Schématique PSpice, routage sous Orcad, debugage de la carte)
Réalisation de la partie numérique (simulation puis implémentation de modules VHDL sur FPGA). Codage d'IP VHDL permettant de :
piloter le capteur CCD
échantillonner les pixels en sorties du capteur
piloter une FIFO
Création et test d’une chaine de développement complète (Capteur- Carte d’interfaçage –ADC-FPGA- IHM)
AREVA - Eurodif production
- Analyste Programmeur
2008 - 2008Stage technicien :
Développement d'une application informatique communiquant avec un annuaire LDAP
AREVA - Eurodif production
- Analyste Programmeur
2007 - 2007Stage technicien:
Développement d'une application informatique de gestion d'une base de donnée
